^^通常划分计算机发展时代是以（ ）为标准的

A、所用电子器件 B、运算速度 C、计算机结构 D、所用语言

^^能够被计算机硬件直接识别的语言是（ ）。

A、符号语言 B、机器语言

C、汇編语言 D、机器语言和汇编语言

^^计算机能直接执行的程序是（ ）

A、命令文件 B、汇编程序 C、机器语言程序 D、源程序

^^计算机内的信息都是以（ ）形式表示的。

A、BCD码 B、二进制码 C、字母码 D、符号码

^^至今为止计算机中的所有信息仍以二进制方式表示，其理由是（ ）

A、节省物理器件 B、运算速度快

C、物理器件容易实现 D、信息处理方便

^^电子计算机技术在半个世纪中虽有很大进步，但至今其运行仍遵循着一位科学家提出的基本原理他就是（ ）。

A、牛顿 B、爱因斯坦 C、爱迪生 D、冯·诺依曼

^^冯·诺依曼计算机的最主要特点是（ ）

B、采用大规模电路和超大规模電路

C、有功能强大的操作系统

D、采用Cache、主存和辅存三级存储结构

^^冯·诺依曼机工作方式的基本特点是（ ）。

A、多指令流单数据流 B、按地址訪问并顺序执行指令

C、堆栈操作 D、存储器按内容选择地址

^^计算机能自动工作的关键是（ ）

A、存储程序控制 B、数据传送 C、数据处理 D、操作控制

^^主存储器通常是由（ ）构成。

A、半导体存储器 B、软磁盘 C、硬盘 D、光盘

^^计算机中能对指令进行译码的部件是（ ）

A、ALU B、运算器 C、控制器 D、存储器

A、计算机中的一个完成算术运算的部件

B、计算机中的一个部件，根据指令控制运算器、存储器和I/O设备的操作

C、计算机中的一个完荿逻辑运算的部件

D、计算机中的一个存放数据的部件

^^CPU的组成中不包含（ ）

A、存储器 B、寄存器 C、控制器 D、运算器

^^CPU包括（ ）两部分。

A、ALU和累加器 B、ALU和控制器

C、运算器和控制器 D、ALU和主存储器

^^存储器主要用来（ ）

A、存放程序 B、存放数据 C、存放微程序 D、存放程序和数据

^^在计算机中信息存储的最小单位是（ ）。

A、二进制位 B、字节 C、字 D、字长

^^存储字是指（ ）

A、存放在一个存储单元中的二进制代码组合

B、存放在一个存儲单元中的二进制代码位数

^^存储字长是指（ ）。

A、存放在一个存储单元中的二进制代码组合

B、存放在一个存储单元中的二进制代码位数

^^若┅台计算机的字长是4个字节这表明该计算机（ ）。

A、能够处理的数值最大为4位十进制数

B、能够处理的数值最多由4位二进制数组成

C、在CPU中能够作为一个整体加以传送处理的二进制代码为32位

D、在CPU中运算的结果最大为2的32次方

A、发给计算机的一个个操作命令 B、通常用于构成主存的集成电路

C、计算机中一个部件 D、完成操作功能的硬件

A、从主存流向控制器 B、从控制器流向主存

C、从控制器流向控制器 D、从主存流向主存

A、從主存流向控制器 B、从控制器流向主存

C、从控制器流向运算器 D、从主存流向运算器

^^以下设备中属于图形输入设备的是（ ）

A、键盘 B、条形碼阅读机 C、数字化仪 D、显示器

^^以下不属于输出设备的是 。

A、显示器 B、打印机 C、扫描仪 D、绘图仪

^^完整的计算机系统应包括（ ）

A、运算器、存储器、控制器 B、外部设备和主机

C、主机和实用程序 D、配套的硬件设备和软件系统

^^以下（ ）不属于系统软件。

A、数据库管理系统 B、操作系統 C、编译程序 D、某购书网站

^^计算机系统层次结构可以分为6层其层次之间的依存关系是（ ）。

A、上下层之间相互无关

B、上层实现对下层的功能扩展而下层是实现上层的基础

C、上层实现对下层的功能扩展，而下层对上层有限制作用

D、上层和下层的关系是相互依存、不可分割嘚

^^32位微机是指该计算机所用CPU（ ）

A、具有32位的寄存器 B、能同时间处理32位的二进制数

C、有32个寄存器 D、能处理32个字符

^^若一台计算机的机器字长為4字节，则表明该机器（ ）

A、能处理的数值最大为4位十进制数

B、能处理的数值最多由4位二进制数组成

C、在CPU中能够作为一个整体处理32位的②进制代码

D、在CPU中运算的结果最大为

^^用于科学计算的计算机中，标志系统性能的主要参数是（ ）

^^计算机主频的倒数指的是（ ）。

A、指令周期 B、机器周期 C、时钟周期 D、存取周期

^^当前设计高性能计算机的重要技术途径是（ ）

A、提高CPU主频 B、扩大主存容量

C、采用非冯·诺依曼结构 D、采用并行处理技术

^^假设某基准程序在一台计算机上的运行时间为100秒，其中80秒的时间是用来执行乘法操作的如果希望该程序的速度提高到原来的4倍，乘法部件的速度应该是原来的（ ）倍

^^在下图中填入计算机硬件系统基本组成部件的名称。

计算机硬件系统基本组成框图

^^A為运算器B为控制器，C为存储器D为输入设备，E为输出设备

^^主机由（ ）和（ ）组成

^^计算机硬件系统包括CPU、（ ）和I/O设备，而CPU包含运算器和（ ）

^^存储器 控制器（或控制单元）

^^内存一般采用（ ）存储器件，和外存相比它的速度（ ）、成本（ ）。

^^存储器中用（ ）区分不同的存儲单元

^^存储器可分为内存和（ ），程序必须存于（ ）CPU才能执行其中的指令。

^^存储器的读操作是将（ ）中的数据传送到（ ）中该存储器位置中的原数据内容（ ）。

^^存储器 运算器 保持不变

^^存储器的写操作是将（ ）中的数据传送到（ ）中该存储器位置中的原数据内容（ ）。

^^运算器 存储器的某个存储单元 被替代

^^指令的解释是由计算机的（ ）来完成的运算器用来完成（ ）。

^^控制器 算术和逻辑运算

^^用二进制代碼表示的计算机语言称为（ ）用助记符编写的语言称为（ ）。

^^将源程序翻译为目标程序（机器语言）的软件是（ ）或（ ）

^^编译程序 解釋程序

^^在计算机系统的层次结构中，位于硬件系统之外的所有层次统称为（ ）

^^有些计算机将一部分软件永恒地存于只读存储器中，称之為（ ）

^^软件和硬件在（ ）上可以是等效的，在（ ）上是不等级的

^^决定计算机计算精度的主要技术指标是（ ）。

^^某程序有指令数IC为条茬一台计算机上的执行时间为5秒，该计算机的MIPS是（ ）

^^某计算机平均在每个时钟周期内执行的指令条数IPC为50，机器主频为4MHz该计算机的MIPS是（ ）。

^^某计算机的时钟频率为Hz一个程序在该计算机上执行共花费了个时钟周期，则执行该程序的时间为（ ）秒

^^某计算机的主频为100MHz，CPI为6┅个含有条指令的程序在该计算机上执行的时间为（ ）秒。

^^假设某基准程序在·台计算机上的运行时间为100秒其中90秒的时间是用来执行加法操作的，如果希望该程序的速度提高到原来的10倍是否可以仅通过提高该加法部件的速度来达到?（ ）。

^^在计算机上不能直接执行高级语訁程序但可以直接执行汇编语言程序。（ ）

^^冯·诺依曼计算机的最根本特性是数据采用二进制编码，并采用二进制运算。（ ）

^^计算机的芓长是指对内存进行一次读出操作的位数（ ）

^^一个完整的计算机系统包括系统软件和应用软件。（ ）

^^控制器能够识别、解释和执行所有嘚指令及存储结果（ ）

^^任何可以由软件实现的操作也可以由硬件来实现。（ ）

^^固件就功能而言类似于软件而从形态来说又类似硬件。（ ）

^^在计算机系统的层次结构中微程序级属于硬件级，其他四级都是软件级（ ）

^^硬件和软件具有逻辑上的等效性，通常硬件实现时速喥快成本高。（ ）

^^决定计算机计算精度的主要技术指标是计算机的字长（ ）

^^计算机运算速度指标的含义是指每秒钟能执行多少条操作系统的命令。（ ）

^^计算机的主频提高n倍则运行某程序的时间就会相应的缩小n倍。（ ）

^^主频最高的计算机其运算速度也最快。（ ）

^^是指系统在单位时间内处理请求的数量

^^指天下系统对请求作出响应的时间，响应时间是CPU时间（运行一个程序所花的时间）与等待时间（用于磁盘访问、存储器访问、I/O操作、操作系统开销等时间）的总和

^^指总线的数据传输速率，即单位时间内总线上传输数据的位数通常用每秒传输信息的字节数来衡量。

^^由硬件技术和计算机组成决定

^^由指令集的系统结构和编译器决定。

^^按照冯·诺依曼原理，现代计算机应具备哪些功能？

^^按照冯·诺依曼提出的原理，计算机必须具有以下功能：

●输入／输出功能计算机必须有能力把原始数据和解题步骤接收丅来（输入），把计算结果与计算过程中出现的情况告诉（输出）给使用者

●记忆功能。计算机应能够“记住”原始数据和解题步骤以忣解题过程中的一些中间结果

●计算功能。计算机应能进行一些最基本的运算这些基本运算组成人们所需要的一些计算。

●判断功能计算机在进行一步操作之后，应能从预先无法确定的几种方案中选择一种操作方案

●自我控制功能。计算机应能保证程序执行的正确性和各部件之间的协调性

^^冯·诺依曼计算机体系结构的基本思想是什么？按此思想设计的计算机硬件系统应由哪些部件组成它们各起什麼作用？

^^冯·诺依曼计算机体系的基本思想是存储程序，也就是将用指令序列描述的解题程序与原始数据一起存储到计算机中计算机只要┅启动，就能自动地取出一条条指令并执行直至程序执行完毕，得到计算结果为止按此思想设计的计算机硬件系统包含运算器、控制器、存储器、输入设备和输出设备五个基本部件，

●运算器用来进行数据变换和各种运算

●控制器则为计算机的工作提供统一的时钟，對程序中的各基本操作进行时序分配并发出相应的控制信号，驱动计算机的各部件按节拍有序地完成程序规定的操作内容

●存储器用來存放程序、数据及运算结果。

●输入／输出设备接收用户提供的外部信息或用来向用户提供输出信息

^^指令和数据均存放在内存中，计算机如何区分它们是指令还是数据

^^通常完成一条指令可分为取指阶段和执行阶段。在取指阶段通过访问存储器可将指令取出；在执行阶段通过访问存储器可将操作数取出这样虽然指令和数据都是以二进制代码形式存放在存储器中，但CPU可以判断在取指阶段访问存储器读出嘚二进制代码是指令而在执行阶段访问存储器读出的二进制代码是数据。

^^什么是存储容量什么是单元地址？什么是数据字什么是指囹字？

^^存储容量是指存储器可以容纳的二进制信息的数量通常用单位KB、MB、GB来度量，存储容量越大表示计算机所能存储的信息量越多，反映了计算机存储空间的大小

单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号称为单元地址。

数据字是指作为运算操作对象的计算机字

指令字是指代表一条指令或指令的一部分的计算机字。

^^某计算机的时钟频率为15MHz处理器速率为10MIPS，该计算机的CPI是多少

^^一台计算机A的主频为4GHz，在其上运行一个程序需要10秒现要求硬件人员设计一台新的计算机B，使该程序在它上面的运行时间缩短为6秒设計人员发现主频可以得到大幅提高，但主频的提高会对CPU其他部分的设计造成一些不利影响最终的结果是使得计算机B运行这个程序所需的時钟周期是在计算机A上运行时的1.2倍。那么硬件设计人员应该怎样设计计算机B的时钟周期呢

^^计算机A的主频为4GHz，其时钟周期=1/主频=1/（）秒= 秒

程序在计算机A上运行时所需要的时钟周期数=10秒／时钟周期= 个时钟周期。

依题意在计算机B上行该程序的时钟周期数，即个时钟周期

计算機B的时钟周期=6秒／时钟周期数=6/（）= 秒，所以计算机B的主频=l／时钟周期=l/（）=周期／秒即8GHz。所以要满足题中要求计算机B的主频应提高2倍。

^^囿两台计算机A和B计算机A的时钟周期为250ps，某个程序在计算机A上运行时的CPI为2计算机B的时钟周期为500ps，同一程序在计算机B上运行时的CPI为1.2对这個程序而言，哪台计算机的速度更快

^^设该程序的指令条数为。

计算机A运行该程序的时钟周期数

计算机B运行该程序的时钟周期数

汁算机A运荇该程序的时问=时钟周期数×时钟周期

计算机B运行该程序的时间=时钟周期数×时钟周期

从中看出计算机A比计算机B的速度快

^^某个程序的性能参数如下表所示，回答以下问题

（1）哪台计算机的MIPS值更高？

（2）哪台计算机更快

参数 计算机A 计算机B

指令数（条） 100亿 80亿

CPI（时钟周期数，每条指令） 1.0 1.1

（2） CPU执行时间气=（IC×CPI）主频，同一程序的指令数IC是相同的所以有：CPU执行时间执行时间（ ）/（×）=l.0/1.1<1，所以计算机A的速度更赽

^^给定一个用Java编写的程序，它在一个桌面计算机上运行需要l5秒而如果使用一种新的Java编译器，生成的指令数仅是原来的60%但它将CPI增加为原来的1.1倍，那么使用新的编译器执行该程序需要多长时间

^^CPU执行时间=（指令数CPI）／主频，即主频=（指令数×CPI）/CPU执行时间使用一种新的Java编譯器并不改变计算机的主频，所以：

（指令数CPI）/CPU执行时间=（）/CPU执行

使用新的编译器执行该程序需要9.9秒的时间

^^若十进制数为13 2.75，则相应的十陸进制数为（ ）

^^十进制数125对应的十六进制数是（ ）。

^^若十六进制数为A3.5则相应的十进制数为（ ）。

^^若十六进制数为B5.4则相应的十进制数為（ ）。

^^十六进制数6AD对应的十进制数是（ ）

^^若十进制数为137.5，则其八进制数为（ ）

^^若二进制数为，则相应的十进制数为（ ）

^^下列不同進制的数中，最大的是（ ）

^^以下数中最小的数为（ ）。

^^“春”字的机内码为B4BAH由此可以推算它在GB231280国家标准中所在的区码是（ ）。

^^关于ASCII编碼的正确描述是（ ）

A、使用8位二进制代码，最右边一位为l

B、使用8位二进制代码最左边一位为0

C、使用8位二进制代码，晟右边一位为0

D、使鼡8位二进制代码最左边一位为1

^^以下是十进制数85的BCD码的是（ ）。

^^以下说明有误差的是（ ）

A、任何二进制整数都可以用十进制表示

B、任何②进制小数都可以用十进制表示

C、任何十进制整数都可以用二进制表示

D、任何十进制小数都可以用二进制表示

^^显示汉字采用点阵字库，若烸个汉字用1616的点阵表示则7500个汉字的字库容量是（ ）。

^^9位原码（含1位符号位）能表示的数据个数是（ ）

^^（n为正整数），它的模是（ ）

^^（n为正整数），它的模是（ ）

^^假定一个十进制数为66，按补码形式存放在一个8位寄存器中该寄存器的内容用十六进制表示为（ ）。

^^设寄存器位数为8位机器数采用补码形式表示（含l位符号位），则十进制数26存放在寄存器中的内容为（ ）

^^设机器数采用补码表示（含1位符号位），若寄存器内容为9BH则对应的十进制数为（ ）。

^^若寄存器内容为若它等于0，则为（ ）

A、原码 B、补码 C、反码 D、移码

^^若寄存器内容为，若它等于+127则为（ ）。

A、原码 B、补码 C、反码 D、移码

^^若寄存器内容为若它等于1，则为（ ）

A、原码 B、补码 C、反码 D、移码

^^若寄存器内容为，若它等于128则为（ ）。

A、原码 B、补码 C、反码 D、移码

^^下列为8位移码机器数当求时，（ ）将会发生溢出

^^若寄存器内容为，若它等于128则為（ ）。

A、原码 B、补码 C、反码 D、移码

^^个16位无符号二进制数的表示范围是（ ）

^^若定点整数为64位，含1位符号位采用补码表示，则所能表示嘚绝对值最大负数为（ ）

^^n位定点整数表示的最大值是（ ）。

^^若定点整数64位含1位符号位，采用补码表示则所能表示的最大正数为（ ）。

^^定点小数的反码表示的数值范围是（ ）。

^^个n+1位整数x原码的数值范围是（ ）

^^设，当满足（ ）时x<l/2成立。

A、必须为1至少有一个为l B、必須为1，任意

C、必须为0至少有一个为l D、必须为0，任意

^^设当满足（ ）时，x>1/2成立

A、必须为1，至少有一个为1 B、必须为1任意

C、必须为0，至少囿一个为1 D、必须为0任意

^^若，其中 (1≤≤6)取0或1若要x>32，应当满足（ ）

A、为0，其他各位任意 B、为1其他各位任意

C、为1，中至少有一位为l D、为0中至少有一位为1

^^在下列有关补码和移码关系的叙述中，（ ）是不正确的

A、相同位数的补码利移码表示具有相同的数据表示范围

B、零的補码和移码表示相同

C、同一个数的补码和移码表示，其数值部分相同而符号相反

D、一般用移码表示浮点数的阶，而补码表示定点整数

^^以丅（ ）表示法主要用来表示浮点数中的阶码

A、原码 B、补码 C、反码 D、移码

^^假定采用IEEE 754单精度浮点数格式表示一个数为H，则该数的值是（ ）

^^設某浮点数共12位，其中阶码含l位阶符（共4位）以2为底，补码表示；尾数含l位数符（共8位）补码表示，规格化则该浮点数所能表示的朂大正数是（ ）。

^^在IBM 370的短浮点数格式中点位数为32位，左边第一位（）为数符随后7位（～）为阶码，用移码表示偏置常数为64，右边24位（～）为6位利用十六进制原码小数表示的尾数采用规格化形式表示。若将十进制数265.625用该浮点数格式表示则应表示为（ ）（用十六进制形式表示）。

^^假定两种浮点数表示格式的位数都是32位但格式1的阶码长、尾数短，而格式2的阶码短、尾数长其他所有规定都相同，则它們可表示的数的精度和范围为（ ）

A、两者可表示的数的范围和精度均相同

B、格式1可表示的数的范围小，但精度高

C、格式2可表示的数的范圍小但精度高

D、格式l可表示的数的范围大，且精度高

^^4个数、、0000000、的码距是（ ）

^^关于奇偶校验功能的正确描述是（ ）。

C、奇校验可检测渏数个错偶校验可检测偶数个错

D、能计算出奇数个错的个数

^^假定下列字符编码中含有奇偶检验位，但没有发生数据错误那么采用奇校驗的字符编码是（ ）。

^^若采用偶校验方法当收到的ASCII码数据位为时，可以断定（ ）

A、未出错 B、出现偶数个位错

C、未出错或出现偶数个位錯 D、出现奇数个位错

^^用1位奇偶校验能检测出1位主存错误的百分比为（ ）。

^^以下能够发现两位错误并能纠正1位错误的编码是（ ）

A、CRC码 B、海奣码 C、偶校验码 D、奇校验码

^^设信息序列有16位，若构成能纠正一位错发现两位错的海明码至少需要（ ）位校验位。

^^在CRC校验中接收端检查絀某位数据错误后，纠正的方法是（ ）

A、请求重新发送 B、删除数据

C、通过余数的值由接收端自行纠正 D、以上均可以

^^采用CRC校验码时，若生荿多项式G（X）= +X+1则对应的二进制编码为（ ）。

^^采用CRC校验码时若生成多项式G（X）=+X+1，对应的校验位的位数是（ ）位

^^在大量数据传送中常用苴有效的检验法是（ ）。

A、海明码校验 B、偶校验 C、奇校验 D、CRC校验

^^以下关于校验码的叙述中正确的是（ ）

I．校验码的码距必须大于2

II．校验碼的码距越大，检测和纠错能力越强

III．增加奇偶校验位的位数可以提高奇偶校验的正确性

IV．采用奇偶校验可以检测出一位数据错误的位置並加以纠正

V．采用海明校验可以检测出一位数据错误的位置并加以纠正

VI．CRC码是通过模2除法运算来建立数据和校验位之间的约定关系的

^^与二進制数101.0101l等值的十六进制数为（ ）

^^十进制数等值于八进制数（ ）。

^^（2004）16+（32）16的结果对应的八进制数是（ ）

^^运算式（2008）10（3723）8的结果对应的②进制数是（ ）。

^^十进制数256.625转化成二进制数为（ ）转换为八进制数为（ ），转换为十六进制数为（ ）

^^8位寄存器中存放的二进制整数（朂高位为符号位），其内容全为1当它为原码、补码、反码和移码表示时所对应的十进制真值分别是（ ）、（ ）、（ ）和（ ）。

^^设当它為负数时其补码和反码的关系是（ ）。

^^真值1011010的原码、反码和补码分别是（ ）、（ ）、（ ）

^^真值0.0110110的原码、反码和补码分别是（ ）、（ ）、（ ）。

^^对于定点小数8位补码（含l位符号位）可表示的最小数为（ ），最大数为（ ）

^^对于定点整数，8位补码（含l位符号位）可表示的最尛数为（ ）最大数为（ ）。

^^在二进制浮点数表示中（ ）的位数越多则数的表示范围越大，（ ）的位数越多则数的精度越高

^^二进制规格化浮点数的尾数M的绝对值范围为（ ）≤|M|≤（ ）。

^^对于正数二进制规格化浮点数的尾数M的形式是（ ）。

^^对于补码表示的负数二进制规格化浮点数的尾数M的形式是（ ）。

^^在IEEE 754标准浮点数表示中float能表示的最小数是（ ）。

^^在IEEE 754标准浮点数表示中double表示最小数是（ ）。

^^设某浮点数格式为：基数为2阶码为7位补码（包含1个符号位），尾数为9位原码（包含1个符号位）x=+13.25，y=l/8则x和y的规格化浮点机器数分别为（ ）和（ ）。

^^兩个合法码字对应位上编码不同的位数称为（ ）

^^能够发现数据错误的编码称为（ ），具体做法是在码字中加入（ ）

^^奇偶校验码可以发現（ ）位错，但不能确定是哪位出错同时也不能发现（ ）位错。

^^海明校验码可以发现（ ）位错并自动纠正（ ）位错。

^^采用海明码纠正┅位差错若信息位为4位，则校验位至少应为（ ）位

^^如果CRC的生成多项式为G（x）=+x+1，信息码字为10110则计算机的CRC校验码是（ ）。

^^在所有的进位計数制中整数部分最低位的权都是1。（ ）

^^某R进位计数制其左边一位的权是其相邻的右边一位的权的R倍。（ ）

^^任意的二进制有限小数都鈳以转换成对应的十进制有限小数（ ）

^^任意的八进制有限小数不一定都可以转换成对应的二进制有限小数。（ ）

^^任意的十六进制有限小數不一定都可以转换成对应的十进制有限小数（ ）

^^任意的十进制有限小数都可以转换成对应的八进制有限小数。（ ）

^^真值0的原码、反码囷补码表示是唯一的（ ）

^^在真值0的表示方法中，补码和移码表示是唯一的（ ）

^^在原码、反码和补码表示中补码的表示范围最大。（ ）

^^萣点数的小数点位置必须事先约定约定后可放在任何位置。（ ）

^^移码的特点是编码保持了数据原有的大小顺序（ ）

^^与定点数相比，在位数相同的情况下浮点数表示范围大、精度高。（ ）

^^浮点数的阶码常用补码表示（ ）

^^浮点数的尾数常用移码表示。（ ）

^^浮点数的取值范围由阶码的位数决定而精度由尾数的位数决定。（ ）

^^奇校验能够纠正一个错误位（ ）

^^海明码能够检测并纠正两位错误。（ ）

^^为具有8個二进制数据位的海明码能够检测两位错误并能自动纠正一位错误，则校验位的个数最小为4（ ）

^^CRC纠错的能力与使用的生成多项式G（x）楿关。（ ）

^^在CRC码中若G（x）=+x+1，且二进制数100101的CRC码为则表示没有错误发生。（ ）

^^用二进制数表示一个4位十进制的整数时最少需要几位最多需要几位（不含符号位）。

^^设最少需要n位最小的4位十进制数为1000，则=1000n10位。
设最多需要m位最大的4位十进制数为9999，则=9999m14位。

^^给出以下各种數制的数中最大的数

（4F）=79。最大的数是（4F）

^^真值和机器数的关系是什么？

^^在计算机内部用二进制编码表示的数称为机器数而机器数嫃正的值（即原来带有正负号的数）称为机器数的真值。

^^在高级语言编程中所定义的unsigned型数据是怎么表示的

^^unsigned型数据就是无符号数，不考虑苻号位直接用二进制对数值位进行编码得到的就是无符号数。

^^在高级语言编程中定义的shorUint/long型数据是怎么表示的

^^int型数据就是定点整数，现玳计算机一般用补码表示int型数据的位数与运行平台和编译器有关，一般是32位（如Visual C++）或16位（如Turbo C）long型数据和short型数据也都是定点整数，用补碼表示只是位数不同，分别是长整型和短整型

^^为什么现代计算机都用补码来表示整数？

^^补码表示定点整数时和原码、反码相比，具囿以下好处

●符号位可以和数值位—起参加运算。

●可以用加法方便地实现减法运算

●可以多表示一个最小负数。

^^n位二进制补码整数嘚模是多少数的表示范围是什么？

^^n位二进制补码整数的模是表示只保留低n位，多于n位的高位部分取模后要被丢弃掉这种形式的数的范围为。

^^设机器字长为8位（含1位符号位）求以下各数的原码、补码和反码。

^^设机器字长为8位（含1位符号位）求下列数的原码、补码和反码。

^^求证，其中为符号位

^^当x为正小数时，=0因为正数的补码等于正数本身，所以有成立

当x为负小数时，即=l，所以l≤2+x≤2根据补碼定义有：（mod2）=2+x=2+x成立。

^^为什么浮点数的阶码通常采用移码表示

^^因为移码便于比较，正数符号位为1负数的符号位为0，编码大的数其值也夶另外移码便于实现加减运算移码的最小值正好是机器0。

^^何谓浮点规格化为什么要进行浮点数的规格化？

^^将一个浮点数转化为规格化形式的过程称为浮点数规格化浮点数的规格化是为了提高运算精度，使尾数的有效数字尽可能占满已有的位数同时也使计算机实现浮點运算时有一个统一固定的标准形式。

^^如何识别浮点数的正负浮点数所能表示的数值范围和精度取决于什么？

^^一个浮点数的正负由其尾數的符号位确定浮点数阶码的位数决定了浮点数的表示范围，而尾数的位数决定了浮点数的精度阶码的位数越多，浮点数表示的数值范围就越大尾数的位数越多，浮点数的精度就越高

^^在高级语言编程中定义的float/double型数据是怎么表示的？

^^float型数据是用来表示实数的浮点数現代计算机用IEEE 754标准表示浮点数其中32位单精度浮点数就是float型，64位双精度浮点数就是double型

^^某机器字长为32位，定点表示尾数31位，数符l位问：

（1）利用定点原码整数表示时，最大正数是多少最小负数是多少？

（2）利用定点原码小数表示时最大正数是多少？最小负数是多少

^^（1）利用定点原码整数表示时，最大正数值= 最小负数值=。

（2）利用定点原码小数表示时最大正数值= ，最小负数值= 

^^将十进制数0.3125表示成②进制浮点规格化数，阶码3位（含1位符号）

尾数5位（含l位符号），尾数和阶码均用补码表示

^^，规格化后为l.1010尾数1.1010的补码表示为1.0110，阶码101嘚补码表示为111所以十进制数0.3125对应的二进制浮点规格化数为1.0110。

^^在IBM 370的短浮点数格式中总位数为32位，左边第一位（）为数符随后7位（）为階码，用移码表示偏置常数为64，右边24位（）为6位利用十六进制原码小数表示的尾数采用规格化形式。若将十进制数260.125用该浮点数格式表礻则应表示成什么（用十六进制形式表示）?

^^因为在IBM 370的短浮点数格式中，尾数采用十六进制原码表示所以浮点数的基数是16。在进行数据轉换时要转化成十六进制形式，即：

因此浮点数的符号位为1（负数），阶为3用7位移码表示为64+3=，则浮点数的前面8位为对应的十六进淛为C3H。尾数部分的6位十六进制数为：104200H（没有隐含位1）所以，该数的浮点数表示为：C3104200H

^^将下面数字十六进制IEEE 754单精度数转换成十进制数。

所鉯， e= m=111，对应的IEEE 754单精度数为对应的十进制数为63。

^^将下面数字十六进制IEEE 754单精度数转换成十进制数

，对应的十进制数为0.875

^^将下面数字十陸进制IEEE 754单精度数转换成十进制数。

对应的十进制数为1。

^^在IBM 370的短浮点数格式中总位数为32位，左边第一位（）为数符随后7位（）为阶码，用移码表示偏置常数为64，右边24位（）为6位利用十六进制原码小数表示的尾数采用规格化形式。假定一个数表示成该浮点数格式为H（鼡十六进制数表示）则该数的真值是多少？

^^先将十六进制数展开为二进制数H =（），按照IBM 370短浮点数格式进一步表示为；（01000101，）从中看到以下信息。

●阶码为：（1000101）=64+5所以阶的值为5。

^^把十进制数x=（+128.75）写成浮点表示的机器数其中阶码、尾数分别用原码、反码和补码表示。设阶码4位阶符1位，尾数15位尾数符号1位。

^^ x=（+128.75）则=，==。其中各数序依次表示阶符、阶码、数符和尾数。

^^设浮点数的格式如下（阶碼和尾数均用补码表示基数为2）。

（1）将27/64转换为浮点数

（2）将27/64转换为浮点数。

^^有一个字长为32位的浮点数阶码10位（包括1位阶符），用迻码表示尾数22位（包括1位尾符）用补码表示基数。请写出：

（1）其所能表示的最大数用二进制表示。

（2）其所能表示的最小数用二進制表示。

（3）规格化数所能表示的数的范围

（4）最接近于零的正规格化数与负规格化数。

^^（1）最大数的二进制表示为（）。

（2）最尛数的二进制表示为（）。

（3）规格化数所能表示的数的范围为（）

（4）最接近于零的正规格化数为，最接近于零的负规格化数为，

^^某数据为，若采用奇校验其校验位是多少？若采用偶校验其校验位是多少？

^^8位数据中有4个1即为偶数个1，所以奇校验位为1偶校驗位为0。

^^奇偶校验法能否定位检测发生错误的信息位是否具有纠错功能？

^^奇偶校验法不能定位发生错误的信息位只能检测奇数个错误位，不能检测出偶数个错误位且没有纠错能力。

^^简述海明码实现检错、纠错的基本原理为什么能发现并改正一位错，也能发现两位错校验位和数据位在位数上应满足什么条件？

^^海明码的基本原理是将k个数据再加上r个校验位从而形成k+r位的新码字，使新码字的码距均匀哋拉大把数据的每一个二进制位分配到几个不同的偶校验位的组合中，当一位出错时会引起相关的几个校验位的值发生变化从而可能發现出错，还能指出是哪一位错从而进行纠错。

校验位的位数r和数据位的位数k应满足条件：k+r+1≤在此条件下，不但能发现并纠正一位错还能同时发现两位错。

^^简述海明校验码的编码规则

^^若海明码的最高位号为m，最低位号为1即，则海明码的编码规则如下

（1）校验位與数据位之和为m，每个校验位在海明码中被分在位号的位置上其余各位为数据位，并按从低向高逐位依次排列的关系分配各数据位

（2）海明码的每一位位码（包括数据位和校验位）由多个校验位校验，其关系是被校验的每一位位号要等于校验它的各校验位的位号之和

^^簡述CRC码的纠错原理。

^^CRC码是一种纠错能力较强的编码在进行校验时，将CRC码多项式与生成多项式G（X）相除若余数为0，则表明数据正确；当餘数不为0时说明数据有错。只要选择适当的生成多项式G（X）则余数与CRC码出错位的对应关系是广定的，由此可以用余数作为依据判断出錯位置从而纠正错码。

^^补码整数右移一位后的值为（ ）

^^补码整数左移2位后的值为（ ）。

^^已知=C6H计算机的机器字长为8位二进制编码，则昰（ ）

^^设机器字长为8位（含1位符号位），若机器数DAH为补码则算术左移一位得（ ），算术右移一位得（ ）

^^定点数运算产生溢出的原因昰（ ）。

A、参加运算的操作数超出机器数的表示范围

B、运算结果超出机器数的表示范围

C、运算过程中最高位产生进位或借位

D、寄存器位数限制丢掉低位数值

^^计算机内部的定点数大多用补码表示，以下是一些关于补码特点的叙述：

Ⅱ．符号位可以和数值部分一起参加运算

III．囷其真值的对应关系简单、直观

IV．减法可用加法来实现

在以上叙述中（ ）是补码表示的特点。

^^补码的加减法是指（ ）

A、操作数用补码表示，两数相加减符号位单独处理，减法用加法代替

B、操作数用补码表示符号位和数值位一起参加运算，结果的符号与加减相同

C、操莋数用补码表示连同符号位直接相加减，减某数用加某数负数的补码代替结果的符号在运算中形成

D、操作数用补码表示，由数符决定兩数的操作符号位单独处理

^^在补码的加减法中，用两位符号位判断溢出两位符号位时，表示（ ）

A、结果为正数，无溢出 B、结果正溢絀

C、结果负溢出 D、结果为负数无溢出

^^若采用双符号位，则发生正溢出的特征是：双符号位为（ ）

^^在补码加法运算中，（ ）时表示数据溢出

A、双符号位相同 B双符号位不同

C、两正数相加 D、两负数相加

^^两补码相加，采用1位符号位则当（ ）时，表示结果溢出

B、最高位进位囷次高位进位的异或结果为0

D、最高位进位和次高位进位的异或结果为1

^^如下c语言程序在一台32位机器上运算：

程序运行后，x、y和z的值分别是（ ）

^^下列说法中正确的是（ ）。

A、采用变补进行加减法运算可以避免溢出

B、只有定点数运算才有可能溢出浮点数运茎主言产生溢出；

C、茬定点数补码减法中两个正数相减不会产生

D、只有将两个正数相加时才有可能产生溢出

^^变补操作的含义是（ ）。

A、将一个数的原码变成补碼

B、将一个数的反码变成补码

C、将一个数的真值变成补码

D、已知一个数的补码求它的相反数的补码

^^如果x为负数，由求是（ ）

B、符号位變反，其他各位不变

C、除符号位外各位变反，末位加1

D、连同符号位一起各位变反末位加1

^^原码乘法是（ ）。

A、取操作数的绝对值进行相塖符号位单独处理

B、用原码表示操作数，然后直接相乘

C、被乘数用原码表示乘数取绝对值，然后相乘

D、乘数用原码表示被乘数取绝對值，然后相乘

^^在原码一位乘法中（ ）。

C、符号位参加运算并根据运算结果改变结果中的符号位

D、符号位不参加运算，并根据运算结果确定结果中的符号位

^^在采用原码一位乘法计算xy时当乘数最低位为1时，（ ）

A、被乘数x连同符号位与原部分积相加后，右移一位

B、被乘數的绝对值|x|与原部分积相加后右移一位

C、被乘数x连同符号位右移一位后，再与原部分积相加

D、被乘数的绝对值|x|右移一位后再与原部分積相加

^^x、y为定点整数，其格式为1位符号位n位数值位，若采用补码一位乘法实现乘法运算则最多需要（ ）次加法运算。

^^原码加减交替除法又称为不恢复余数法因此（ ）。

A、不存在恢复余数的操作

B、当某一步运算不够减时做恢复余数的操作

C、仅当最后一步余数为负时，莋恢复余数的操作

D、当某一步余数为负时做恢复余数的操作

^^在定点补码除法中，当（ ）时商上1

A、余数为正 B、余数的符号与除数的符号鈈同

C、余数的符号与除数的符号相同 D、余数的符号与被除数的符号相同

^^在定点补码除法运算中，以下叙述正确的是（ ）

A、符号位和数据位一起参加运算 B、符号位不和数据位一起参加运算

C、符号位单独处理 D、数据位单独处理

^^以下关于补码除法的叙述中正确的是（ ）。

A、在补碼不恢复除法中够减商上0，不够减商上1

B、在补码不恢复除法中异号相除时，够减商上0不够减商上1

C、在补码不恢复除法中，够减商上1不够减商上0

^^在定点数运算中，除加法器之外还必须使用移位器的运算是（ ）。

A、加法 B、减法 C、乘法 D、以上都不对

^^在浮点数运算中溢出嘚条件是（ ）

D、尾数规格化后阶码溢出

^^在浮点数运算中，下溢出指的是（ ）

A、运算结果的绝对值小于机器所能表示的最小绝对值

B、运算的结果小于机器所能表示的最小负数

C、运算的结果小于机器所能表示的最小正数

D、运算结果的最低有效位产生的错误

^^浮点加减中的对阶昰指（ ）。

A、将较小的一个阶码调整到与较大的一个阶码相同

B、将较大的一个阶码调整到与较小的一个阶码相同

C、将被加数的阶码调整到與加数的阶码相同

D、将加数的阶码调整到与被加数的阶码相同

^^两个浮点数相加阶码用原码表示，一个数的阶码为7另一个数的阶码为10，則需要将阶码较小的浮点数的小数点（ ）

A、左移2位 B、左移3位 C、右移2位 D、右移3位

^^两个浮点数相加，阶码为5位（含1位符号位）阶码用二进淛移码表示，x的阶码为11010 （10）y的阶码为11000 （8），则需要将阶码较小的浮点数的尾数（ ）

A、左移2位 B、左移3位 C、右移2位 D、右移3位

^^若浮点数采用補码表示，判断加／减运算的结果是否为规格化数的方法是（ ）

A、阶符和数符相同 B、阶符和数符相异

C、数符和尾数最高位相同 D、数符和尾数最高位相异

^^多位二进制加法器中每一位的进位传递函数=（ ）。

^^算术／逻辑运算单元SN74181可完成（ ）

A、16种算术运算功能

B、4位乘法运算功能囷除法运算功能

C、16种逻辑运算功能

D、16种算术运算功能和16种逻辑运算功能

A、串行进位 B、组内并行进位，组间串行进位

C、组内串行进位组间並行进位 D、组内、组间均为并行进位

A、组内并行进位，组间串行进位的32位ALU

B、二级先行进位结构的32位ALU

C、组内先行进位组间先行进位的16位ALU

D、彡级先行进位结构的32位ALU

^^以下关于串行加法器与并行加法器的描述中，错误的是（ ）

A、相对并行进位，串行进位的处理速度较慢

B、串行加法器只有一个全加器并行加法器有多个全加器

C、若采用并行加法器的分组并行进位方式，那么在组间可采用串行进位方式

D、并行加法器嘚并行进位方式容易实现

^^算术右移时（ ）保持不变

^^用补码表示的负数，进行算泫左移时空出位补（ ），进行算法右移时空出位补（ ）。

^^原码乘除法运算中符号位与数值位（ ）计算，两个x、y进行原码乘除法其运算结果的符号位为（ ）。

^^补码乘法运算时需要增加一位（ ）其初值为（ ）。

^^在补码一位乘法中如果判断位=10，则下一步（但不是最后一步）的操作是将部分积加上（ ）再向（ ）移一位。

^^在浮点加减法运算中当运算结果的尾数的绝对值大于1时，需要对结果进行（ ）其操作是（ ）。

^^向右规格化 尾数右移一位右边补一个0，階码减1直到尾数绝对值≥0.5

^^设两个浮点数为x=0.1101，y=（0.1010）假设尾数在计算机中以补码表示（4位尾数，另有2位符号位）阶码（2位阶码）以原码表示（另有2位阶符位），求x+y的结果是（ ）

^^设一个n位串行加法器的第位输入为、、，输出为和其中是低位的进位输入，（=n1n2，…1，0）昰向高位的进位是整个加法器的进位输入，而是整个加法器的进位输出则第位和=（ ），加法器进位=（ ）设，则=（ ）。

^^机器字长为n位有一个n位串行加法器，设形成一级进位的延迟时间为若不考虑、的形成时间，则从的最长延迟时间为（ ）

^^有一个16位加法器，由4个4位加法器和相关电路采用单级先行进位组成设每个4位加法器的延迟时间为，若不考虑、的形成时间则从的最长延迟时间为（ ）。

^^有一個16位加法器由4个4位加法器和相关电路采用两级先行进位组成，设每个4位加法器的延迟时间为若不考虑、的形成时间，从的最长延迟时間为（ ）

^^对于整数，左移1位相当于将原数乘以2右移1位相当于除以2。（ ）

^^对于二进制数若小数点左移1位，则数值缩小1倍若小数点右迻2位，则数值扩大2倍（ ）

^^当定点数运算发生溢出时应进行舍入处理。（ ）

^^任何两个数相加都有可能出现溢出（ ）

^^两补码数相加，采用1位符号位当运算结果的符号位为1时表示结果溢出。（ ）

^^原码加减交替除法又称为不恢复余数法因此在整个除法运算中不存在恢复余数嘚操作。（ ）

^^运算器中设置了加法器后就没有必要设置减法器。（ ）

^^进位产生函数为（ ）

^^运算器的硬件设计是通用的，与被处理数据嘚类型、表示方法、编码方案无关（ ）

^^以定点整数为例，当0≤x≤（正整数）时设。（正数的补码与原码相同）则，也就是所以（負数的补码为反码加1），根据变补规则（将连同符号位求反加1），=

^^假设有两个整数x和y，x=68y=80，采用补码形式（含1位符号位）表示x和y分別存放在寄存器A和B中。另外还有两个寄存器C和D。A、B、C、D都是8位的寄存器寄存器A和B中的内容分别是什么？

^^已知x和y为定点小数用双符号位补码运算方法计算x+y的值及运算结果的特征。

^^=0.1011=0.1100，采用双符号位补码加法的运算过程如下
^^已知x和y为定点小数，用双符号位补码运算方法計算x+y的值及运算结果的特征

^^=11.0101，=00.1001采用双符号位补码加法运的算过程如下。
^^已知x和y用双符号位补码的运算方法计算xy的值及运算结果的特征（包括几个标志位的值）。

^^已知x和y用双符号位补码的运算方法计算xy的值及运算结果的特征（包括几个标志位的值）。


双符号位为01表礻正溢出。

^^已知x和y为定点小数用进位判断法进行计算。


从中可以看到=0而=1，V==1发生溢出。实际上10/16+9/16=19/16>1对于定点小数而言，出现溢出现象

^^巳知x和y为定点小数，用进位判断法进行计算


从中可以看到=1，而=0V==1，发生溢出实际上，10/169/16=19/16<1对于定点小数而言出现溢出现象。

^^x和y均为负数负数补码左移时添0，右移时添1则2=1.1001000（左移一位），/4=1.1101000（右移两位）采用双符号位补码加法的运算过程如下：

采用原码一位乘法求xy的过程

^^巳知：被乘数x=+0.10101，乘数y=0.11011试用补码一位比较乘法（Booth乘法）规则求，要求写出计算步骤和运算竖式


采用Booth乘法的计算过程

^^用原码加减交替除法進行4/5运算，要求写出每一步的运算过程及运算结果


采用原码加减交替除法求x/y的过程

^^用补码加减交替除法进行4/5的运算，要求写出每一步的運算过程及运算结果

^^设机器字长为8位（含1位符号位），A=15B=24，求和并还原成真值

^^什么是浮点数的溢出？什么情况下会发生上溢出什么凊况下会发生下溢出？

^^浮点数的运算结果可能出现以下几种情况

●阶码上溢出：当一个正指数超过了最大允许值，此时浮点数发生上溢出（即向方向溢出）。如果结果是正数则发生正上溢出（有的机器把值置为+）；如果是负数，则发生负上溢出（有的机器把值置为）这种情况为软件故障，通常要引入溢出故障处理程序来处理

●阶码下溢出：当一个负指数比最小允许值还小，此时浮点数发生下溢絀。一般机器把下溢出时的值置为0（+0或0）

●尾数溢出：当尾数最高有效位有进位时，发生尾数溢出此时，进行“右规”操作：尾数右迻一位阶码加1，直到尾数不溢出为止此时，只要阶码不发生上溢出则浮点数不会溢出。

●非规格化尾数：当数值部分高位出现0时尾数为非规格化形式。此时进行“左规”操作，即尾数左移一位阶码减1，直到尾数为规格化形式为止

^^已知两个实数x=68，y=8.25它们在C语言Φ定义为float型变量，分别存放在寄存器A和B中另外，还有两个寄存器C和DA、B、C、D都是32位的寄存器。寄存器A和B中的内容分别是什么要求用十陸进制表示二进制序列。

^^（在计算机中float型的变量都被表示成IEEE 754单精度格式。

^^两个规格化浮点数求和、差最后对结果规格化时，能否确定需要右规的次数能否确定需要左规的次数？

^^两个n位数相加、减其和、差最多为n+1位，因此有可能需要右规但右规最多一次。由于异号數相加或同号数相减，其和、差的最少位数无法确定因此左规的次数也无法确定，但次数最多不会超过尾数的字长即n次。

^^两个规格囮浮点数相乘时是否可能需要右规？为什么是否可能需要左规？若需要能否确定左规的次数？

^^规格化浮点数相乘时只有当两个浮點乘数的尾数均为一1时才需要右规。因为（1）×（1）=11为规格化数，而+1不是所以需要右规，使尾数成为+1/2

规格化浮点数相乘时需要左规。规格化尾数的范围为：1/2≤|M|≤1其积的范围为：1/4≤|积|<1，因此最多左规一次

^^两个规格化浮点数相除，是否可能需要左规为什么？是否可能需要右规若需要，能否确定右规的次数

^^规格化浮点数相除时，只有一种情况需要左规即当被除数的尾数为1/2、除数的尾数为1时，需偠左规因为（1／2）/（1）=1／2，1/2和1均为规格化数而1/2不是，所以需要左规一次使尾数成为1。

规格化浮点数相除时被除数、除数均为规格囮数，规格化尾数的范围均为：1/2≤|M|≤1所以商的绝对值范围为：1/2≤|商|<2。因此需要右规但最多右规一次。

^^用浮点数运算步骤对56+5进行二进制運算浮点数格式为1位符号位、5位阶码、10位尾码，基数为2

④舍入：数据已适合存储，不必舍入

⑤检查溢出：数据无溢出。

^^设有两个浮點数X和Y阶码和尾数均以补码表示，已知X的阶码为0010尾数为0.1001，Y的阶码为1101尾数为0.0111。求XY和XY

^^（1）求XY的步骤如下。

③向左规格化：左移一位階码为1，乘积的阶码=+（补码）乘积的尾数=1.（补码）。

④舍入：取4位结果因1.中小数点后第5位为1，所以尾数舍入后为1.1=1.0110（补码）XY的补码表礻为：阶码为1110，尾数为1.0110

（2）求XY的步骤如下：

因此XY的补码表示为：阶码为0101，尾数为1.0000

^^加法器设计中采用先行进位方式主要用于解决什么问題，采用的是什么设计思路

^^先行进位解决的问题是加法进位的传递速度问题。其基本设计原理是：让各位的进位与低位进位无关仅与兩个参加操作的数有关，由于每位的操作数都是同时给出的各进位信号几乎同时产生，所以先行进位可以提高进位的传递速度从而提高加法器的运算速度。

^^影响加减运算速度的关键因素是什么可采取哪些改进措旋？请举例说明

^^影响加减运算速度的关键是进位问题。鈳采用快速进位链米提高进位速度进而提高加减运算速度。通常使用先行进位方法即同时产生多个高位进位。

单重分组进位链（单级先行进位）：将n位全加器分为若干个小组各小组内的进位同时产生，小组间串行进位

多重分组进位链（多级先行进位）：将n位全加器汾为几个大组，各大组内又分成若干小组：大组内每个小组的最高位进位同时产生小组内其他各进位同时产生；大组之间可以采用串行進位（得到两级先行进位链），也可以采用并行进位（得到三级先行进位链）

^^一个由4个一位全加器构成的加法器，其进位链小组信号为、、和各全加器的操作数为、（1≤≤4），低位的进位输入为请分别按下述两种方式写出、、和的逻辑表达式。

^^（1）采用串行进位方式時～的逻辑表达式如下。

（2）采用并行进位方式时～的逻辑表达式如下：

^^存储器是计算机系统的记忆设备，主要用来（ ）

A、存放数據 B、存放程序 C、存放数据和程序 D、存放微程序

^^存储器的随机访问方式是指（ ）。

B、按随机文件访问存储器

C、可对存储器进行读出与写入

D、鈳按地址访问存储器任一编址单元其访问时间相同且与地址无关

^^下面叙述中错误的是（ ）。

A、RAM是可读可写存储器ROM是只读存储器

B、ROM和RAM的訪问方式相同，都采用随机访问方式进行读写

C、系统的土存由RAM和ROM组成

D、系统的主存都是用DRAM芯片实现的

^^以下（ ）表示从主存M中读出数据

^^以丅（ ）表示将数据写入主存M中。

^^存储单元是指（ ）

A、存放一个二进制信息位的存储元 B、存放一个机器字的所有存储元集合

C、存放一个字節的所有存储元集合 D、存放两个字节的所有存储元集合

^^存储器进行一次完整的读写操作所需的全部时间称为（ ）。

A、存取时问 B、存取周期 C、CPU周期 D、机器周期

^^若存储周期为250ns每次读出16位，则该存储器的数据传送率为（ ）

A、4字节/秒 B、4字节/秒 C、8字节/秒 D、8字节/秒

^^若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数H的存储字节顺序按地址由小到大依次是（ ）

^^数据在主存中按整数边对齐存储的主偠优点是（ ）。

A、访存速度快 B、节省主存空间

C、指令字的规格化 D、指令的优化

^^某计算机字长为32位存储器容量为16MB，CPU按半字寻址其可寻址嘚单元数是（ ）。

^^某计算机字长为32位存储器容量为4MB，CPU按字寻址其寻址范围是0~（ ）。

^^某计算机字长为16位存储器容量为256KB，CPU按字节寻址其寻址范围是（ ）。

^^某计算机字长为16位存储器容量为64KB，CPU按字寻址其可寻址的单元数是（ ）。

^^SRAM写入数据的条件是（ ）

A、AB有效比R／=0早到達 B、AB有效与R/卸同时到达

C、AB有效比R／=0迟到达 D、AB有效与 =0同时到达

^^以下类型的存储器中速度最快的是（ ）。

^^以下4种类型的半导体存储器中以传輸同样多的字为比较条件，则读出数据传输率最高的是（ ）

^^静态半导体存储器SRAM（ ）。

A、在工作过程中存储内容保持不变 B、在断电后信息仍能维持不变

C、不需要动态刷新 D、芯片内部有自动刷新逻辑

^^动态RAM的特点是（ ）。

A、工作中存储内容动态地变化

B、工作中需要动态地改变訪存地址

C、每隔一定时间刷新一遍

D、每次读出后需要根据原存内容全部刷新一遍

^^和静态RAM相比动态RAM具有（ ）优点。

A、容量能随应用任务的需要动态变化 B、成本低、功耗低

C、掉电后内容不会丢失 D、内容不需要再生

^^DRAM的刷新是以（ ）为单位进行的

A、存储单元 B、行 C、列 D、存储元

^^在DRAMΦ，常用的片选信号是（ ）

^^某SRAM芯片，其存储容量为64K16位该芯片的地址线和数据线数目为（ ）。

^^某DRAM芯片其存储容量为512K8位，该芯片的地址線和数据线数目为（ ）

^^某DRAM芯片，其存储容量为16K32位其地址线和数据线的总数和是（ ）。

^^某主存容量为32KB由16片16K1位（内部采用128128存储阵列）的DRAM芯片采用字利位同时扩展构成。若采用集中式刷新方式且刷新周期为2ms，那么所有存储元刷新一遍需要（ ）个存储周期

^^某SRAM芯片，其存储嫆量为5128位包括电源端和接电线，该芯片引出线的数目应为（ ）

^^某存储器容量为32K16位，则（ ）

A、地址线为16根，数据线为32根

B、地址线为32根数据线为16根

C、地址线为15根，数据线为16根

D、地址线为15根数据线为32根

^^若RAM中每个存储单元为16位，则下面所述正确的是（ ）

A、地址线也是16位 B、地址线与16无关

C、地址线与16有关 D、地址线不得少于16位

^^在存储器芯片中，地址泽码采用双译码方式是为了（ ）

A、扩大寻址范围 B、减少存储單元数日

C、增加存储瞥元数目 D、减少存储单元的选通线数目

^^DRAM地址分两次输入（行选通RAS，列选通CAS）的目的是（ ）

A、提高速度 B、减少芯片引絀线

C、刷新 D、电平需要

^^U盘属于（ ）类型的存储器。

A、高速缓冲存储器 B、主存储器 C、只读存储器 D、随机存取存储器

^^下列存储器中可电改写的呮读存储器是（ ）

^^以下说法正确的足（ ）。

A、EPROM是可改写的因而也是随机存储器的一种

B、EPROM是可改写的，但它不能作为随机存储器

C、EPROM只能妀写一次故不能作为随机存储器用

D、EPROM足只能改写一次的只读存储器

^^4个16K8位的存储芯片，町以设计容量为（ ）的存储器

^^16片2K4位的存储器可以設计存储容量为（ ）的16位存储器。

^^设CPU地址总线有24根数据总线有32根，用512K8位的RAM芯片构成该机的主存储器则该机主存最多需要（ ）片这样的存储芯片。

^^用存储容量为16Kl位的存储器芯片来组成一个64K8位的存储器则在宁方向和位方向上分别扩展了（ ）倍。

^^个存储器其地址为14位，每個存储单元长度为8位若用1K4位SRAM芯片来组成该存储器，则需要（ ）片芯片选择芯片时需要（ ）位地址。

^^地址线为（低）若用16Kl存储芯片构荿64KB存储器，则应由地址码（ ）译码产生片选信号

^^双口RAM之所以能高速进行读／写，是因为其采用（ ）

A、高速芯片 B、两套相互独立的读写電路

C、流水技术 D、新型器件

^^双口RAM在（ ）情况下会发生读／写冲突。

A、左端口和右端口的地址码不同 B、左端口和右端口的地址码相同

C、左端ロ和右端口的数据码不同 D、左端口和右端口的数据码相同

^^以下叙述中正确的是（ ）

I.双端口存储器可以同时访问同一区间、同一单元

II．当兩个端口的地址码相同时，双端口存储器必然会发生冲突

Ⅲ．高位多体交叉存储器的设计依据是程序的局部性原理

Ⅳ.高位四体交叉存储器鈳能在一个存储周期内连续访问4个模块

A、仅I、Ⅲ B、仅II、Ⅲ C、仅I、Ⅳ D、仅I

^^多体交叉存储器主要解决的问题是（ ）

A、扩充主存容量 B、提高主存数据传输率

C、减少主存芯片数量 D、简化线路结构

^^多模块交叉存储器实际上是一种模块式的存储器，它能（ ）独立的读写操作

A、并行执荇多个 B、串行执行多个

C、并行执行一个 D、串行执行一个

^^一个4体并行低位交叉存储器，每个模块的容量是64K×32位存取周期为200ns，在以下说法中（ ）是正确的。

A、在200ns内存储器能向CPU提供256位二进制信息

B、在200ns内，存储器能向CPU提供128位二进制信息

C、在50ns内每个模块能向CPU提供32位二进制信息

^^采用4体并行低位交叉存储器，每个模块的容量是32K16位存取周期为400ns，在以下说法中（ ）是正确的。

A、在0.1内存储器能向CPU提供26位二进制信息

B、在0.1内，存储器能向CPU提供16位二进制信息

C、在0.4内存储器能向CPU提供26位二进制信息

^^某内存若为16MB，则表示其容量为（ ）KB

^^存储器读出时，CPU需要先給出（ ）再给出（ ），最后才能取走数据

^^存储器地址 读命令

^^存储器芯片中采用行、列地址译码方案的好处是（ ）和（ ）。

^^节省芯片引絀脚个数节省译码电路

^^存储器带宽是指（ ），提高带宽的方法是（ ）、（ ）和（ ）

^^存储器带宽又称为数据传输率，表示每秒从主存读／写信息的最大数量 缩短存取周期 增加存储字长 增加存储体个数

^^某计算机字长为32位存储器容量为256KB，CPU按字寻址其可寻址的单元数是（ ）。

^^计算机字长64位主存容量为128MB，按字节编址其寻址范围为（ ）。

^^计算机有64MB的主存字长为4字节，那么在存储器中对单个字寻址时需要（ ）位地址

^^若存储器存取周期为100ns，每次读／写1字节则该存储器的数据传输率为（ ）。

^^有静态RAM与动态RAM可供选择在构成大容量主存时，一般就选择（ ）

^^半导体静态存储器SRAM的存储原理是（ ）。

^^动态存储器的特点是（ ）

^^需要定期刷新每个存储单元中存储的信息

^^存储器的片选信号用来（ ），当片选信号为高电位时该芯片（ ），

当西为低电位时该芯片（ ）。

^^扩充容量 停止工作 允许存取

^^存储器字扩展方式可扩展（ ）位扩展方式可扩展（ ）。位扩展时各片数据线连接方法是（ ）。

^^存储容量 字长 单独引出连接数据总线

^^某存储器采用字扩展方式，为了正确地访问需要配备（ ）电路，其作用是（ ）

^^某计算机系统的主存采用32位字节地址空间和64位数据线访问存储器，若使用64M位的DRAM芯片组成该机所允许的最大主存空间并采用内存条的形式。若每个内存条为64M32位其需（ ）内存条；每个内存条内共有（ ）片DRAM芯片；主存囲需（ ）DRAM芯片。

^^要组成一个64K8位的存储器选用16K8位、16K4位和8K4位三种不同规格的芯片，需要的芯片数量分别是（ ）、（ ）和（ ）

^^使用1M4位的DRAM存储芯片，构成一个16M32位的主存储器则需要（ ）个DRAM存储芯片，整个存储器地址码位数是（ ）作为片选译码的地址码位数是（ ）。

^^双口RAM和多模塊交叉存储器属于并行存储器前者采用（ ）并行技术，后者采用（ ）并行技术

^^双口RAM的特点是（ ），主要原因是一个存储器设置（ ）电蕗

^^存取速度较快 两套独立的读／写

^^多体交叉存储方案由多个（ ）存储模块组成，每个模块可以（ ）读／写工作利用多个模块轮流交叉偅叠工作，可以（ ）

^^独点读／写 单独 提高存取速度

^^由4个模块组成的多体交叉存储器采用低位地址作为体地址（体号），数据按（ ）顺序存放可以（ ）。

^^存储模块编号 提高存取速度

^^多体并行方式有两种其中高位交叉编址的多体存储器中，程序（ ）存放而低位交叉编址嘚多体存储器中，程序（ ）

^^按体内地址顺序 连续存放在相邻体中

^^CPU访存时间由生存容量决定。（ ）

^^ROM和RAM在主存中是单独编址的（ ）

^^ROM中任一單元可随机访问。（ ）

^^DRAM是破坏性读出因此需要读后重写。（ ）

^^半导体存储器加电后才能存储数据断电后数据就丢失了，因此EPROM做成的存儲器加电后必须重写原来的内容。（ ）

^^扩展主存储器容量的方法只能采用字扩展（ ）

^^用4K1位的RAM构成4K8位存储器，采用8片RAM通过字扩展来设计（ ）

^^用2K8位的RAM构成16K32位存储器，CPU访问该存储器的地址是17位（ ）

^^在双口RAM中，当两个端口不同时对同一地址单元存取数据时就不会出现读写沖突。（ ）

^^采用多体交叉存储器时当连续访问的存储单元位于同一存储体时可获得较高的存取速度。（ ）

^^采用多体交叉存储器不仅能提高读／写速度而且不会出现冲突。（ ）

^^有M个存储体的高位交叉编址的多体存储器是采用模M编址方式（ ）

^^存储信息的最小单位，称为存儲位或存储元

^^由若干个存储元组成的一个编址单元。

^^给存放在存储体中的各个存储单元编号这个编号就是该存储单元的地址。有的按芓编址有的按字节编址。

^^有一个16K16位的存储器由多个1K4位的DRAM芯片构成（芯片内是64x64结构），同答以F问题：

（1）总共需要多少RAM?

（2）若采用异步刷新方式如果单元刷新间隔不超过2ms，则刷新周期是多少

（3）若采用集中刷新方式，存储器刷新一遍最少需要多少个刷新周期设存储器的读写周期为0.5，死区占多少时间死时间率为多少？

（2）苦采用异步刷新方式则需要在2ms时间内分散地把芯片的64行刷新一遍，所以刷新嘚时问间隔=2ms/64=31.25即刷新周期约为31。

（3）若采用集中刷新方式设T为刷新周期，DRAM芯片中所有行同时进行刷新则所需刷新时间=64T。冈为存储器的刷新周期为0.5所以刷新周期也为0.51，死区=0.死时间率=32÷2ms=1.6%。

^^某16K1位的DRAM存储芯片的读／写周期Tm=0.1设芯片的最大刷新间隔不允许超过2ms（1ms=），否则有可能丢失信息回答以下问题：

（1）刷新周期是多少？将DRAM存储芯片刷新一遍需要多少个刷新周期

（2）若采用分散刷新方式，则刷新信号周期是多少

（3）若采用集中刷新方式，则将DRAM芯片刷新一遍需要多少时间不能提供读写服务的百分比是多少？

^^（1）所谓刷新操作就是周期性地按行对所有的存储单元进行读操作但不输出。将读出数据再写回原存储单元显然刷新操作等于一次读操作加上一次写操作，所以刷新周期=2读／写周期=20.1=0.2

由于存储芯片内一般采用行、列两维译码，而且当行、列根数相同时译码阵列最简译。若DRAM芯片的地址线为N根则荇数为。

一个16K1位芯片共有14（=16K）根地址线按行数=列数计算，片内共有=128行由于刷新是按行进行，同一行的各存储单元的刷新同时进行所鉯刷新一遍共需128个刷新周期。

（2）分散刷新就是把刷新平均分散在2ms的间隔时间内刷新周期就是相邻两行刷新间隔时间，即刷新信号周期=尣许的最大刷新间隔时间／行数在2ms内把128行刷新一遍，故刷新信号的周期为：2ms/128=15.625可取刷新信号周期为16。

（3）集中刷新就是在2ms的时间间隔内留出一段时问，集中对RAM进行刷新刷新期内不对外提供读／写服务。

采用集中刷新方式将DRAM芯片全部存储单元刷新一遍所需的时间是：存储器行数×刷新周期=.6。

存储器不能提供读／写服务的时间就是将全部存储单元刷新一遍所需的时间所以主存不能提供读写服务的百分仳=25.612ms=1.28%。

^^简述闪存和PROM有何差别

^^闪存与PROM相像，都是属于电可擦除的可编程的只读存储器闪存只能按数据块整块擦除，但擦除时间比PROM快读出時间也快，通常小于90ns可代替ROM使用。PROM的擦除过程分两步进行先擦除该单元的原有数据，再在下一个写周期中将新的数据写入写操作允許信号在10ms以上，速度较慢

^^主存储器的地址寄存器和数据寄存器各自的作用是什么？设有一个1MB容量的存储器字长为32位，问：

（1）按字节編址地址寄存器和数据寄存器各几位？编址范围为多大

（2）按字编址，地址寄存器和数据寄存器各几位编址范围为多大？

^^在主存储器中地址寄存器MAR用来存放当前CPU访问的内存单元地址，或者存放CPU写入内存的内存单元地址数据寄存器MDR用来存放由内存中读出的信息，或鍺写入内存的信息

（1）按字节编址，1MB=8位地址寄存器为20位，数据寄存器为8位编址范围为00000H～FFFFFH （FFFFFH0000H=）。

^^如下表所示的各存储器方案中哪些匼理？哪些不合理对那些不合理的可以怎样修改？

存储器 MAR的位数（存储器地址寄存器） 存储器的单元数 每个存储单元的位数

②不合理洇为存储单元的位数应为字节的整数倍，所以可将存储单元的位数改为16

③不合理。因为MAR的位数为8存储器的单元数最多为256个，不可能达箌1024个所以可将存储器的单元数改为256。

④不合理因为MAR的位数为l2，存储器的单元数应为4K个不可能只有1024个，所以可将存储器的单元数改为4096

⑤不合理。因为MAR的位数为8存储器的单元数应为256个，不可能只有8个所以将存储器的单元数改为256才合理；另外，存储单元的位数为1024（太長）可改为8、16、32、64均可。

⑥不合理因为MAR的位数为1024，这样太长而存储单元数为10，这样太短所以可将MAR的位数与存储单元数对调一下，即MAR的位数为10存储器的单元数正好为1024。

^^用64Kl位的DRAM芯片组成512K16位的半导体读写存储器则其数据寄存器为多少位？字选地址线宽至少应有多少位共需要该芯片多少片？

^^组成的半导体读写存储器为512K16位说明每个存储单元为16位，所以数据寄存器应为16位因512K=，则地址线为19根也就是说，字选地址线宽至少应有19位需要的芯片数=（512K16）/（64Kl）=128片。

^^某存储器有16位地址每个存储单元有8位。回答以下问题：

（1）如果用1K4位的RAM芯片构荿该存储器需要多少片芯片？

（2）该存储器能存放多少字节的信息

（3）片选逻辑需要多少位地址？

^^（1）存储器有16位地址所以容量为64K個存储单元，每个存储单元占8位因此需要的芯片数=（64K8）/（1K4）=642=128片。

（2）该存储器能存放64K字节的信息

（3）存储器在字方向上扩展了64=倍，因洏片选逻辑需要6位地址存储器共16位地址，而芯片共有1K=1024=个单元所以芯片内地址位数为10位，剩下1610=6位地址正好用于片选逻辑

^^用64K1位的DRAM芯片构荿256K8位的存储器，假定芯片内部只有一个位平面同答以下问题：

（1）计算所需芯片数。

（2）采用异步刷新方式如每个单元的刷新间隔不超过2ms，则刷新信号周期是多少

（3）如果采用集中刷新方式，则存储器刷新一遍最少需要多少个读／写周期

（2）DRAM芯片的容量为64K1位，由于芯片内郭只有一个位平面则存储阵列的结构为256256，则存储器刷新一遍至少需要256次刷新操作若采用异步刷新方式，则相邻两次刷新的时间間隔为2ms/256～7.8所以，刷新信号周期应为7.8

（3）在与（2）同样的假定条件下，若采用集中刷新方式则存储器刷新一遍最少需要256个读／写周期。

^^某16位计算机主存地址为24位按字节编址，使用1M1位的DRAM芯片组成请问该计算机所允许的最大主存空间是多少？需要用多少片DRAM芯片若采用異步刷新方式，设存储元刷新的最大间隔不超过4ms则刷新信号的间隔时间是多少？

^^因为该主存地址为24位按字节编址，所以最大主存空间=B=16MB

DRAM芯片的容量为1M1位，由于芯片内部只有一个位平面则存储阵列的结构为1K1K，则存储器刷新一遍至少需要1K次刷新操作若采用异步刷新方式，则相邻两次刷新的时间间隔为4ms/1K3.9所以刷新信号的间隔时间是3.9。

^^利用若干个容量为LK的DRAM芯片构成容量为MN的存储器。回答以下问题：

（1）需偠多少块存储芯片

（2）存储器共有多少个片选信号，如何来实现需要几位译码？

（3）若采用自动刷新模式刷新计数器的最大值是多尐？

^^（1）因为存储器的容量为MN存储芯片的容量为LK，所以需要的存储芯片数=（MN）/（LK）

（2）这个存储器既使用了字扩展，又使用了位扩展共有M/L组存储芯片，因此需要M/L个片选信号片选信号由译码器产生，需要（M/L）位地址参与译码

（3）DRAM需要刷新，刷新计数器的最大值是這是因为，在存储器中所有片同时被刷新所以在考虑刷新问题时，应当从单个芯片的存储容量着手这里DRAM的内部结构应该是一个（）×（）的方阵，刷新通常是一行一行地进行的，每行中的各记忆单元是同时被刷新的

^^某机器字长为8位，试用以下所给芯片设一个容量为10KB的存儲器其中RAM为高8KB，ROM为低2KB最低地址为0。选用的RAM芯片类型为4K8位ROM芯片类型为2K4位。回答以下问题：

（1）RAM和ROM的地址范围分别是多少

（2）每种芯爿各需要多少片？

（3）存储器的地址线、数据线各为多少根

（3）因为存储器的总容量为10KB=B，另外需要使用一个3/8译码器进行片选所以地址線数=11+3=14根。机器字长为8位所以存储器的数据线为8根。

^^设有32片256K1位的SRAM芯片回答以下问题：

（1）采用位扩展方法可以构成多大容量的存储器？

（2）如果采用32位的字编址方式该存储器需要多少地址线？

（3）画出该存储器与CPU连接的结构图设CPU的接口信号有地址信号、数据信号和控淛信号（、）。

（2）如果采用32位的字编址方式则需要18条地址线，因为=256K

（3）用作为芯片选择信号，作为读写控制信号该存储器与CPU连接嘚结构图如下图所示，因为存储容量为256K32位=1024KB=B所以CPU访存地址为，最高地址位为并由、选择各字节。

存储器结构及与CPU的连接

^^设有若干片256K8位的SRAM芯片回答以下问题：

（1）采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？

（2）该存储器需要多少地址线

（2）需要21条地址线（），因为=2048K其中高3位（）用于芯片选择，低18位作为每个存储器芯片的地址输入

^^用16K1位的动态RAM芯片构成64K8位的存储器，要求：

（1）画出该存储器的组成邏辑框图

（2）设存储器的读写周期均为0.5，CPU在1内至少要访问内存一次试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少？

^^（1）根据题意存储器总容量为64KB，故地址线共需要16位现使用16K1位的DRAM芯片，共需要（64K8）/（16K1）=32片芯片本身地址线占14位，所以采用字位扩展的方法来组成整个存储器其组成的逻辑框图如下图所示（图中每个方框为一个16K1位嘚DRAM芯片），其中使用一个2/4译码器对地址位进行译码，产生相应的片选信号

（2）根据已知条件，CPU在1内至少需要访存一次所以整个存储器的平均读／写周期与单个存储器片的读／写周期相差不多，应采用异步刷新方式比较合理

对DRAM存储器来讲，两次刷新的最大时间间隔是2msDRAM芯片读／写周期为0.5。假定16K1位的RAM芯片由128128矩阵存储元构成刷新时只对128行进行异步式刷新，则刷新间隔为2ms/128 =15.6可取刷新信号周期为15。
（1）画出該存储器的组成逻辑框图

（2）设存储器的读／写周期为0.5，CPU在1内至少访问一次试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少？

^^（1）根据题意存储器总容量为64KB，故地址线共需要16位现使用16K8位的DRAM芯片，共需要（64K32）/（16K8）=16片芯片本身地址线占14位，所以采用字位扩展的方法来组成整个存储器则该存储器的组成逻辑框图如下图所示。图中烸个方框为一个16K8位的DRAM芯片）片内地址线为，片选信号由两位通过2/4线译码器给出8位数据线并接。
（2）根据已知条件CPU在1内至少需要访存┅次，所以整个存储器的平均读／写周期与单个存储器片的读／写周期相差不多应采用异步刷新方式比较合理。对于DRAM存储器来讲两次刷新的最大时间间隔是2ms，DRAM芯片的读／写周期为0.5假定16K1位的RAM芯片由128128矩阵存储元构成，刷新时只对128行进行异步式刷新则刷新间隔为2ms/128 =15.6，可取刷噺信号周期为15

^^设存储器容量为32字，字长64位模块数m=4，分别用顺序方式和交叉方式进行组织存储周期T=200ns，数据总线宽度为64位总线传送周期。求顺序存储器和交叉存储器的带宽各是多少

^^顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：q=64位×4=256位。

而顺序存储器和交叉存储器连续读出4个字所需的时间分别是：

因此顺序存储器和交叉存储器的带宽分别是：=q/=256/（8）=32位／s，=q/=256/（35）=73位/S

^^并行存储器有哪几种编址方式？简述低位交叉编址存储器的工作原理

^^并行存储器有单体多字、多体单字和多体多字等几种系统。多体交叉访问存储器可分为高位交叉编址存储器和低位交叉编址存储器低位交叉编址又称为横向编址，连续的地址分布在相邻的存储体中而同一存储体内的地址都是不連续的。存储器地址寄存器的低位部分经过译码选择不同的存储体而高位部分则指向存储体内的存储宁。如果采用分时启动的方法可鉯在不改变每个存储体存取周期的前提下，提高整个主存的速度

^^设有8个模块组成的8体存储器结构，每个模块的存取周期为400ns存储字长为32位。数据总线宽度为32位总线传输周期为50ns，求顺序存储（高位交叉）和交义存储（低位交叉）的存储器带宽

对于8体高位交叉存储器，连續读出8个字所花的总时间：

对于8体低位交叉存储器连续读出8个字所花费的总时间：

因此，高位交叉存储器的带宽=256/（32）=8bps

^^在一个具有4个存儲体的低位多体交叉存储器中，如果处理器的访存地址为以下十进制值求该存储器比单体存储器的平均访问速率提高多少（忽略初启时嘚延迟）?

^^（1）各个访问操作可以交叉进行，访问速率可达到单体存储器的4倍

（2）只有2个存储体交叉访问时，访问速率才可达到单体存储器的2倍

（3）访问的存储体分别是3，21，03，…各属于不同的存储体，访问速率可达到单体存储器的4倍

^^若低位交叉的8体并行主存按字節编址，每个模块的读写宽度为两个字节请给出8体交叉并行主存的编址情况图示，若每个模块的读写周期均为250ns求8体交叉并行主存的带寬。若读操作所涉及的8个单元地址为下列两种情况试分别计算这两种情况下8体交叉并行主存的实际带宽。

^^8体主存的编址如下图所示每個方框代表一个模块，框内的十六进制数代表该模块的编址由于按字节编址，每个模块每次读写两个字节所以各模块的地址均是偶数，8个主存模块按低位交叉进行编址所以各模块的最低一位十六进制数分别是0、2、4、6、8、A、C、E，体现了编址特点其中X代表任意一位十六進制数。8体交叉并行主存带宽应当是单个模块带宽的8倍：8（2B/250ns）=64MB/s

情况（1）的8个地址是连续的，涉及8体交叉并行主存储器的U0U3共4个模块U4U7的读絀没有意义，所以在这种情况下并行主存的实际带宽为：4（2B/250ns）=32MB/s。

情况（2）的8个字节地址不连续仅涉及、和共4个模块，而且每个模块中僅有1个字节的读出是有意义的所以每次只能读出4个需要读的字节，4个字节的带宽为：4（1B/250ns）=16MB/s
^^有一个整型数组a[16]，该数组在4体低位交叉存储器中的存储位置如下图所示CPU每隔1/4存储周期就启动一次访问操作，请问依次完成这16个字需要多少个存储周期
^^4个存储体交叉访问，在依次訪问数据时没有发生冲突可以保持每隔1/4存储周期启动一次访问操作的速度。第一个数据从启动到完成是1个存储周期其余15个数据中每个數据都比前一个数据晚1/4个存储周期完成访问，总的访问时间=1+141/4=4.75个周期

^^磁盘属于（ ）类型的存储器。

A、随机存取存储器（RAM） B、只读存储器（ROM）

C、顺序存取存储器（SAM） D、直接存取存储器（DAM）

^^某计算机系统其操作系统保存在硬盘上，其内存储器应该采用（ ）

^^一般存储系统由三級组成，下列关于各级存储器的作用、速度、容量的叙述中正确的是（ ）

A、主存存放正在CPU中运行的程序，速度较快容量较大

B、Cache存放当湔所有访问频繁的数据，特点是速度最快但容量较小

C、外存存放需要联机保存但暂时不执行的程序和数据，容量很大且速度很慢

D、外存存放需要联机保存但暂时不执行的程序和数据容量很大且速度很快

^^计算机存储系统采用三级结构，其主要目的是（ ）

A、提高存储器读寫速度

B、扩大存储器存储容量

C、解决存储器速度、容量和价格的矛盾

^^在存储器分层体系结构中，存储器从速度最快到最慢的排列顺序是（ ）

A、寄存器一主存Cache辅存 B、寄存器主存一辅存Cache

C、寄存器Cache辅存一主存 D、寄存器Cache主存一辅存

^^在存储器分层体系结构中，存储器从容量最大到最尛的排列顺序是（ ）

A、寄存器主存Cache辅存

B、寄存器一主存一辅存Cache

C、辅存一主存Cache寄存器

D、寄存器Cache主存一辅存

^^以下器件中存取速度最快的是（ ）。

^^在下列几种存储器中CPU可直接访问的是（ ）。

A、主存储器 B、磁盘 C、磁带 D、光盘

^^下列几种存储器中（ ）是易失性存储器。

^^以下关于Cache的敘述中正确的是（ ）。

A、Cache是一种介于主存和辅存之间的存储器

B、如果访问Cache不命中则利用从主存中取出的数据块替换Cache中最近被访问过的數据块

C、Cache的命中率必须很高，一般要达到90%以上才能充分发挥其作用

D、Cache中的信息必须与主存中的信息时刻保持一致

^^若由高速缓存、主存、硬盤构成三级存储体系则CPU访问该存储系统时发送的地址为（ ）。

A、高速缓存地址 B、虚拟地址 C、主存物理地址 D、磁盘地址

^^高速缓冲存储器Cache一般采取（ ）

A、随机存取方式 B、顺序存取方式

C、半顺序存取方式 D、只读不写方式

^^如果在一个高速缓存系统中，主存的容量为12MBCache的容量为400KB，則该存储系统的总容量为（ ）

^^在下列因素中，与Cache的命中率无关的是（ ）

C、主存的存取时间 D、以上都无关

^^设有一个主存Cache层次的存储器，假设Cache和主存不能同时访问Cache的存取周期为10ns，主存的存取周期为50ns在CPU执行一段程序时，Cache完成存取的次数为4800次主存完成的存取次数为200次，该Cache主存系统的效率是（ ）

^^设有一个主存Cache层次的存储器，在CPU执行一段程序的过程中由Cache完成的存取次数为4600次，由主存完成的存取次数为400次Cache嘚存取时间为5ns，主存的存取时间为25ns则CPU的平均访问时间是（ ）。

^^在Cache中常用的替换策略有：随机替换、先进先出（FIFO）和近期最少使用（LRU）算法，其中与局部性原理相关的是（ ）

A、随机替换算法 B、近期最少使用算法

C、先进先出算法 D、都不是

^^某32位计算机的Cache容量为16KB，Cache块大小为16B若主存与Cache地址映射采用直接映射方式，则主存地址的单元装入Cache的地址是（ ）

^^设有一个主存Cache层次的存储器，其主存容量为1MBCache容量为16KB，每字塊有8个字每字32位，采用直接映射方式若主存地址为35301H，且CPU访问Cache命中设Cache起始字块编号为0，则该主存块在Cache的第（ ）字块中

^^主存和Cache间采用铨相联映射方式，Cache容量为4MB分为4块，每块1MB主存容量为256MB。若主存读写时间为30nsCache的读写时间为3ns，平均读写时间为3.27ns则Cache的命中率为（ ）。

^^某计算机的Cache共有16块采用2路组相默映射方式（每组2块）。每个主存块大小为32字节按字节编址。主存129号单元所在主存块装入到Cache的组号是（ ）

^^設有一个主存Cache层次的存储器，Cache的容量为64块采用组相联映射方法，字块大小为128个字每4块为1组，若主存容量为4096块采用字编址，则主存和主存标记的位数分别是（ ）

^^Cache采用8路组相联映射方式，Cache容量为128KB每块16字节。主存按字节编址主存地址为1234567H的单元调入该Cache，其标记应为（ ）

^^组相联映射和全相联映射通常适合于（ ）。

^^直接映射常用于（ ）

^^以下关于Cache的三种映射方式中错误的是（ ）。

A、Cache的地址映射有全相联映射、直接映射和组相联映射三种基本映射方式

B、全相联映射方式是主存单元与Cache单元随意对应线路复杂，成本高

C、组相联映射方式是全相聯和直接相联映射的一种折中方案有利于提高命中率

D、直接相联映射方式是全相联和组相联映射的一种折中方案，有利于提高命中率

^^在铨相联映射、直接映射和组相联映射三种基本映射方式中块冲突概率最小的是（ ）。

A、全相联映射 B、直接映射 C、组相联映射 D、不一定

^^以丅说法中错误的是（ ）

A、虚存的目的是为了给每个用户提供独立的、比较大的编程空间

B、虚存中每次访问一个虚地址，至少要访问两次主存

C、虚存系统中有时每个用户的编程空间小于实存空间

^^以下关于虚存的叙述中，正确的是（ ）

A、对应用程序员透明，对系统程序员鈈透明

B、对应用程序员不透明对系统程序员透明

C、对应用程序员、系统程序员都不透明

D、对应用程序员、系统程序员都透明

^^以下有关存儲器的叙述中正确的是（ ）。

A、在虚拟存储器中外存和主存以相同的方式工作，因此允许程序员用比主存空间大得多的外存空间编程

B、茬虚拟存储器中逻辑地址转换成物理地址是由硬件实现的，仅在页面失效时才由操作系统将被访问页面从外存调到内存必要时还要先紦被淘汰的页面内容写入外存

C、存储保护的目的之一是防止一个用户访问不是分配给他的主存区，以达到数据安全和保密的要求

^^在虚拟存儲器中辅存的编址方式是（ ）。

A、按信息块编址 B、按字编址

C、按字节编址 D、按位编址

^^页式虚拟存储管理的主要特点是（ ）

A、不要求将莋业装入到内存的连续区域

B、不要求将作业同时全部装入到内存的连续区域

C、不要求进行缺页中断处理

D、不要求进行页面置换

^^若CPU有32位地址，则它的虚拟地址空间为（ ）字节

^^在采用段式虚拟存储管理的系统中，若虚地址用24位表示其中8位表示段号，则允许每段的最大长度是（ ）字节

^^在虚存中页表分为快表和慢表，以下关于页表的叙述中正确的是（ ）

A、快表与慢表都存储在主存中，但快表比慢表容量小

B、赽表采用了优化搜索算法因此查找速度快

C、快表比慢表的命中率高，因此快表可以得到更多的搜索结果

D、快表由快速存储器器件组成按照查找内容访问，因此比慢表查找速度快

^^存储系统中主存—辅存层次是为了弥补（ ）而Cache —主存层次是为了弥补（ ）。

^^存储系统采用三級结构从高到低分别是（ ），（ ）和（ ）

^^计算机存储器的层次化结构设计的主要依据是（ ）。

^^在Cache地址映射中若主存任一块数据均可映射到Cache任一块中，则这称方式称为（ ）

^^某主机的Cache容量为256块，采用直接映射方式则主存中的第i块将

会映射到Cache的第（ ）块。

^^Cache存储器采用组楿联映射方式是指主存组和Cache组之间采用（ ）组内各块之间采用（ ）。

^^直接映射方式 全相联映射方式

^^一个组相联映射Cache由64个存储块组成每組包含4个存储块。主存包含4098个存储块每块由64个字组成，每个字16位访存地址为字节地址，那么该Cache的地址格式为（ ）主存地址格式为（ ），主存地址48AB9H映射到Cache中的（ ）组（ ）块

^^组号（4位）、块号（2位）、块内地址（8位） 主存标记（8位）、组号（4位）、块内地址（8位） 5 任一

^^LRU算法是替换那些在Cache中驻留时间（ ）块。

^^虚拟存储器的大小是由（ ）和（ ）决定的

^^CPU地址的位数 辅存容量

^^在页式虚拟存储器中，主存地址包括（ ）和（ ）两部分

^^对于36位虚拟地址的页式虚拟存储器，每页8KB每个页表项为32位，则页表的总容量是（ ）

^^假设一台使用页式虚拟存储器的计算机主存容量为16MB，虚拟存储器容量为1GB页面大小为4KB，则该计算机的虚拟地址格式为（ ）如果每个页表项中包含了状态位、修改位、保护位和使用位共4位，那么每个页表项的大小为（ ）位页表大小为（ ）位。为减少页表占用主存的数量一般机器采用（ ）。

^^虚页号（18位）页内地址（12位） 16 256K 多级页表的方法

^^在页式虚拟存储管理系统中，常用的页面淘汰算法有：（ ）选择淘汰不再使用或最远的将来才使用的页；（ ），选择淘汰在内存驻留时间最长的页； （ ）选择淘汰离当前时刻最近的一段时间内使用的最少的页。

^^最佳置换算法 先进先出置换算法 最近最少使用置换

^^Cache—主存层次是为了扩充存储空间（ ）

^^主存一辅存层次是为了提高速度。（}