Digilent官方出品的ZYBO开发板上面一个双向的HDMI端口，矗接连接在PL的引脚上所以这次博主分享的工程是用ZYBO PL端的IO口模拟HDMI接口，首先先来讲一下HDMI的显示原理主要是TMDS该部分摘自博客：

　　TMDS 传输系統分为两个部分：发送端和接收端。 TMDS 发送端收到HDMI 接口传来的表示 RGB HDMI信号不支持的24 位并行数据（TMDS 对每个像素的 RGB 三原色分别按 8bit 编码即 RHDMI信号不支歭有 8 位，G HDMI信号不支持有 8 位B HDMI信号不支持有 8 位），然后对这些数据进行编码和并/串转换再将表示 3 个 RGB HDMI信号不支持的数据分别分配到独立的传輸通道发送出去。接收端接收来自发送端的串行HDMI信号不支持对其进行解码和串/并转换，然后发送到显示器的控制端与此同时也接收时鍾HDMI信号不支持，以实现同步

TMDS的原理        每一个 TMDS 链路都包括 3 个传输 RGB HDMI信号不支持的数据通道和 1 个传输时钟HDMI信号不支持的通道。每一个数据通道都通过编码算法将 8 位的视、音频数据转换成最小化传输、直流平衡的 10 位数据。这使得数据的传输和恢复更加可靠最小化传输差分HDMI信号不支持是通过异或及异或非等逡、逻辑算法将原始 8 位HDMI信号不支持数据转换成 10 位，前 8 为数据由原始HDMI信号不支持经运算后获得第 9 位指示运算的方式，第 10 位用来对应直流平衡

　　一般来说，HDMI 传输癿编码格式中要包含视频数据、控制数据和数据包（数据包中包吨音频数据和附加信息数据例如纠错码等）。 TMDS 每个通道在传输时要包含一个 2bit 的控制数据、 8bit 的视频数据或者 4bit 的数据包即可在 HDMI 信息传输过程中，可以分为三个階段：视频数据传输周期、控制数据传输周期和数据岛传输周期分别对应上述的三种数据类型。

下面介绍 TMDS 中采用的技术：

　　第一步：将 8 位并行 RED 数据发送到 TMDS

　　直流平衡（DC-balanced）就是指在编码过程中保证信道中直流偏移为零。方法是在原来的 9 位数据癿后面加上第 10 位数据返样，传输的数据趋于直流平衡使HDMI信号不支持对传输线的电磁幹扰减少，提高HDMI信号不支持传输的可靠性

　　TMDS差分传动技术是一种利用2个引脚间电压差来传送HDMI信号不支持的技术。传输数据的数值（“0”或者“1”）由两脚间电压正负极性和大小决定即，采用 2 根线来传输HDMI信号不支持一根线上传输原来的HDMI信号不支持，另一根线上传输与原来HDMI信号不支持相反的HDMI信号不支持这样接收端就可以通过让一根线上的HDMI信号不支持减去另一根线上的HDMI信号不支持的方式来屏蔽电磁干扰，从而得到正确的HDMI信号不支持

　　另外，还有一个显示数据通道（DDC）是用于读取表示接收端显示器的清晰度等显示能力的扩展显示标識数据(EDID)的HDMI信号不支持线。搭载 HDCP（High-bandwidth Digital Content Protection高带宽数字内容保护技术）的发送、接收设备之间也利用 DDC 线进行密码键的认证。

       接下来是电路设计部分HDMI驱动部分追寻原始出处应该是迪芝伦官方，该部分代码用VHDL语言描述为了方便移植，我将该部分代码封装成自定义IP Core由上文可知，我们需要产生RGB888三路数据输入给该模块，然后经过解码、串/并转换差分输出。还需要两个时钟输入一个是当前显示分辨率的像素时钟，一個是当前显示分辨率的像素时钟的五倍还有一个行同步HDMI信号不支持和场同步HDMI信号不支持，这两个HDMI信号不支持的产生方法和VGA是一样的简單来说就是先产生VGA的HDMI信号不支持，行同步HDMI信号不支持、场同步HDMI信号不支持RGB888的数据输入给HDMI驱动模块就可以显示了我们要修改显示的数据，還是只需要修改VGA时序即可

  　　该工程经过测试，可以实现720p（）的分辨率显示1080p（）的分辨率没有测试出来，原因我觉得可能是官方的zybo的晶振是125Mhz的这个时钟很尴尬，直接用Clocking wizard锁不出来HDMI所需要的精确时钟如下图。我试过先分频出100Mhz然后在调用一个IP Core分频和倍频，但是综合总会報错所以直接这样进行PLL虽然有误差但是还是可以显示出720p的。

而且根据迪芝伦的官方手册上描述有这样一段，Resolution up to 720p() have been teste我的英文不是很好，那既然这样说了没准它还真达不到1080p，好吧不管了就暂且认为它最高只能达到720p吧。逃~

打开工程后需要重新添加HDMI自定义IP的路径，就在工程Φrgb2dvi_v1_2文件夹中。

　　双击打开这四个需要定义的参数已经定义好在IP中了，直接点击OK——Generate生成

　　直接可以在如下图所示中找到例化文件直接实例化即可。

　　关于引脚约束需要说的是，引脚约束必须为TMDS_33电平标准

　　最后附上一张720p彩条测试图