CMOS 模拟集成电路设计 实验指导书 南通大学电子信息学院 2008 年 8 月 目 录 实验一 Hspice 实践1 实验二 单级放大器的 Hspice 仿真4 实验三 电流源和差分运放的Hspice 仿真 13 实验四 运算放大器的 Hspice 仿真 15 实验一 HSPICE 实践 一、实验目的 1、熟悉电路仿真工具Hspice 的基本语法及其使用方法 2 、会使用Hspice 编写程序对简单 RCL 电路及双极型电路进行仿真。 3、结合 MOS 器件的工作原理会使用 Hspice 编写程序查看 MOS 器件的各种特性曲 线。 二、实验原理 在电学上MOS管作为一种电压控制的开关器件当栅-源电压Vgs等于开启电压VT 时， 该器件开始导通当栅—源间加一电压Vds 以及Vgs=VT 时，由于源-漏电压和栅-衬底电压而 分别产生的电场水平起着使电子沟道向漏极运动的作用随着源-漏电压的增加，沿沟道电 阻的压降会改变沟道的形状MOS管的这个行为特性如图 1 所示。在沟道源端栅极电压 在使沟道反型过程中全部有效；然而在沟道漏端，只有栅极和漏极间的电压差才是有效的 当有效栅电压（Vgs-VT ）比漏极电压大时，随着Vgs 的增加沟道变得更深，这时沟道電流 Ids既是栅极电压也是漏极电压的函数习惯上称这个区域为“线性”区或“ 电阻”区，或“非饱 和”区如果Vgs大于Vds-V ；即，当Vgd<V (Vgd为栅-漏电压）时沟道不再伸展到漏极， T T 处于夹断状态在这种情况下，导电是由于正漏极电压作用下电子的漂移机理所引起的在 电子离开沟道后，电子注入到漏区耗尽层中接着向漏区加速。沟道夹断处的电压降不变 保持在Vgs-VT ，这种情况为“饱和”状态这时沟道电流受栅极电压控制，几乎与漏极电压无 关应注意耗尽层中没有可动的载流子，因而能够将沟道与衬底的其余部分隔离开来实际 上，由于沟道与衬底形成一个反偏PN结所以流向衬底的电流很小。 在源-漏电压和栅极电压固定的情况下影响源极流向漏极（对于给定的衬底电阻率） 的漏极電流Ids 大小的因素有： （1）源、漏之间的距离； （2 ）沟道宽度； （3 ）开启电压vt ； （4 ）栅绝缘氧化层的厚度； （5 ）栅绝缘层的介电常数； （6 ）載流子（电子或空穴）的迁移率 ?。 一个 MOS 管的正常电压特性可分为以下几个区域： （1）“夹断”区：这时的电流是源-漏间的泄漏电流； （2 ）“线性”区：弱反型区，这时漏极电流随栅压线性增加； （3 ）“饱和”区：沟道强反型漏极电流与漏极电压无关。