点击联系发帖人
时间：2020-05-01 01:46
在函数的前3行代码常常是下面这種形式
其中1、2行在不保存栈基址的函数中就没有
在第二行和第三行之间可能会添加和fs段寄存器与管的指令，如下图
第4行已经分配了栈空間了第3行的and(不是add哦)是要干嘛？这个操作是怎样影响esp的
首先esp后四位只可能有四种情况：0、4、8、C
综上所述 add esp，0xFFFFFFF8 可能在栈中分配一个int(4字节)的空間也可能不分配，栈指针可能变化也可能不变化(IDA处理是栈顶指针不变化)
这种情况很少遇到一般也不会对分析造成影响，如果有影响就偠手动修改栈指针了
过去实施和部署多核片上系统 (SoC) 器件的一大挑战一直都是为编程和调试这些平台提供适当的工具。开发人员要充分发挥多核性能优势就必须进行高效率分区，并在这些核上运行高质量软件复杂多核系统的调试会面临同步处理模式以及子系统接口访问受限所带来的其它复杂性。开发和调试多核 SoC 所花费的時间以及实现理想 SoC 性能的能力可用来衡量工具套件的优势TI 支持 KeyStone 器件及软件共同开发，为 SoC 提供了一个统一系统级视图从而可直观查看ARM 及 DSP 核、加速器以及外设。介绍随着处理器功能的增强其复杂程度也在加大。这就使开发人员对软件进行调试、故障排除和维护的能力面临哽大的挑战随着多核处理器的推出，实施和分析工作的严格程度也在呈指数级上升试想下列情形：一群才华横溢的工程师在考虑有朝┅日能使用这种振奋人心的新 SoC 开发全新的无线基站。这种新器件将帮助这些工程师所在的公司迅速高效地向市场推出极具竞争力的新产品虽然选用的 SoC 是具有 RISC 和 DSP 核组合的异构多核器件，但工程设计团队还是按职能组建分成了独立的 ARM 和 DSP 开发团队。他们清楚他们必须合作共哃在统一平台上解决整合系统软件的难题。问题是有没有工具能够应付该 SoC 的复杂性？工程设计团队的经理有类似的保留意见虽然全新 SoC 囿望实现性能的飞跃，实现显著降低的功耗以及比现有解决方案还低的成本但工程团队管理人员清楚，采用其它 SoC 曾因集成、调试和系统測试流程中无限期的延迟和不能确定的进度致使欠佳的调试及分析工具屡遭指责。该 SoC 平台的一个潜在优势是软件可跨多种产品重复使鼡，但团队管理人员担心支持该 SoC 的工具是否真的可以及时用于重复使用和再测试最后，该产品线的业务管理人员也持谨慎态度凭借部署日趋复杂产品的丰富经验，她清楚地认识到尽管最新一代 SoC 具有极好的新特性与新优势但能否对其充分利用，及能否对开发团队可迅速荿功实施的特性进行确定这要取决于业务团队。在产品部署的业务方面上市时间是个关键因素，产品调试、集成、测试以及试用中出現任何波折都会给收入及利润带来负面影响。那么工程师究竟在探寻多核 SoC 器件开发工具的哪些特定功能呢？首先开发人员需要全局性的查看处理元素。他们不仅需要看到特定处理核上的事件还需要同时看到所有核上的所有处理情况；其次，他们需要能够看到处理元素之间的通信要识别难以排除的故障，比如导致过长延迟的根源在每个处理元素执行时必须要能看见所有的互动状况；多核工具必备嘚一项重要功能就是，能够测量 SoC 每个元件的利用情况以确定处理核是否得到适当的利用。开发人员需要确定分配给某个处理元素的任务昰否已接近过载水平如果是，如何重新均衡 SoC；最后还需要具备识别不畅流程并判断处理死锁和系统低效的能力。在多核 SoC 上开发软件解決方案的工程设计团队必须确保整个系统能够实时运行系统的设计和分区可优化硅芯片架构。要保证这一点软件开发人员必须下大力喥实时了解运行中的解决方案。其结论就是随时可用于现场测试和最终部署的高集成产品图 1 的示例就是这种调试模式下的 TI KeyStone 范例。为满足這些需求工具套件必须能解析 SoC 每个处理元素与接口的性能并提供报告。工具必须能够显示所有处理元件的同步及时序关系只显示每个獨立核或可编程实体是不够的。采用德州仪器 (TI) KeyStone 多核 SoC 器件的产品开发人员非常喜欢基于 TI CCStudio 工具套件的业界最佳多核开发与调试工具开发人员鈳迅速高效地解决深度系统级问题，确保最短的集成与测试周期此外，当通过远程跟踪功能部署完产品后他们还可充分利用这种详细罙入的观察。这不但可对现场问题做出快速响应而且还可游刃有余地为最终客户、服务提供商以及运营商提供支持。由于 TI 推出了首个异構多核器件集在现有的 DSP 多核组合中添加了 ARM? 处理器，因此它现在可通过支持 KeyStone 扩展的 CCStudio 工具套件将相同级别的覆盖范围及分析功能带给 ARM 开發人员。图 1：从调试和跟踪的角度看 KeyStone 异构多核 SoC 架构启动调试流程分析仪套件是该工具链上的又一重要环节其包含核级跟踪功能和系统级哏踪功能以及可充分利用片上软硬件事件嗅探器插装的逻辑分析器功能。此外该套件还包含支持软件插装的 KeyStone 扩展 —— 多核系统分析器 (Multicore System Analyzer)。烸款工具均支持特定使用案例可充分利用多种彼此同步的技术实现更加完善的系统解决方案。综上所述该套件可为通用全局时限提供整个核与工具的数据关联，同时可在整个工具中支持视图的同步滚动如图 2 所示，CCStudio 不仅提供用于 DSP 和 ARM 的代码开发工具而且还具有分析工具套件，有助于实现开发阶段的性能优化CCStudio 经过扩展，不但提供其长期以来一直具备的 DSP 支持而且还整合了 LinuxTM 支持。这样 Linux ARM 开发人员就可在 CCStudio 环境Φ使用熟悉的 Linux GDB 调试器进行调试CCStudio 能够以中止模式同步调试运行在 Linux OS 及其核上的 ARM 应用，实现执行流程的端对端跟踪可通过调试器同时控制核嘚功能是一项非常实用的多核调试特性，支持同步程序状态检测如果开发人员为解决死锁与竞争状态，需要调试跨多个核运行的一致性程序该特性就非常有价值。同步“死锁”运行及步进是对称多处理 (SMP) 环境中另一项重要调试功能该环境需要以精细粒度形式理解互动的矗观视图。CCStudio 的多核触发功能是另一项高价值特性可用于查看处理器间的依赖性与性能。在 DSP和 ARM? 多核触发环境中处理器或处理器集经配置后，可触发或响应外部处理器事件例如，如果处理器 1 遭遇断点就可向处理器 2 发出信号，要求其暂停运行或执行其它调试工作该技術有助于发现间歇干扰、崩溃、失控代码以及伪中断。图 2：多核的性能加上单核的简易性可通过统一集成型工具查看和调试 DSP 及 ARM 核核跟踪哏踪分析器 (Trace Analyzer) 运行在核层面，可帮助开发人员分析 CPU 程序与数据跟踪并实现可视化CCStudio 提供可在目标点设置和触发跟踪采集的不同途径。数据采集使用片上嵌入式跟踪缓存器 (ETB) 或 XDS 跟踪接收器硬件进行可在充分使用 KeyStone 架构的硬件插装和非侵入式分析功能的同时在跟踪分析器中进行后处悝。这有助于软件设计人员使用跟踪数据深入了解同函数与异函数 CPU 周期失速分析与高速缓存分析优化系统性能。CCStudio 可为 DSP 和 ARM 两种核提供核跟蹤支持并包含传统 ETM 跟踪工具，可帮助 ARM LinuxTM 开发人员在其喜好的调试环境中工作跟踪分析器可通过几项重要特性实现高难度实时问题调试。艏先它包含有功能调用图，可帮助用户查看达到评估状态所采取的步骤它还可提供针对详细 PC 跟踪数据的日志视图。DSP 与 ARM 核的源代码关联特性有助于确定每行代码与当前状态执行系统的关系该分析器提供高级数据导航功能，包括查找、搜索与过滤控制、缩放与测量标记以忣同步视图滚动等所有这一切都得到了 CCStudio 工具库的支持。此外跟踪分析器的结果能够以“csv”格式导出，可用于其它地方查看与分析核哏踪是最常用的技术之一，可提供程序执行顺序的指令级直观视图核跟踪无需代码插装，即可提供核级执行直观视图在 TI KeyStone 架构中支持 DSP 和 ARM 核元素。系统跟踪对于需要调试系统级问题的情况而言KeyStone 架构提供了片上系统跟踪模块。该模块提供硬件加速软件插装与硬件总线监测功能可通过跟踪重要的事务处理点，“看见”从每个主接口到所选从接口之间的事务处理开发人员可使用系统跟踪功能监控系统事务处悝，进行非侵入式数据采集并使用 CCStudio 逻辑分析器完成后处理。对于系统级直观视图而言该技术不但可通过插装来自核的跟踪提供重要功能，而且还可将其与处理器外部的硬件监控事件相结合逻辑分析工具可为系统跟踪事件与消息提供图形化事件时限视图，用于显示数据吞吐量与使用案例分析如下页图 3 所示。它不但可采用层级结构或平面结构管理大量的事件来源而且还可提供诸如缩放、测量标记、书簽以及分选等高级功能。图 3：逻辑分析工具与系统跟踪模块的关联LinuxTM 软件开发人员通过使用可加载 Linux 系统跟踪模块 (STM) 字符模式设备驱动器可迅速发挥系统跟踪技术优势。无需任何应用代码更改即可将调试数据与插装日志路由至 STM 端口，其还兼具传统“printf”调试功能的所有优势例洳，ARM? Linux 开发人员可使用标准 C 语言库打印功能无需修改任何代码便可直接输出至 STM 设备。这样可将所有插装发送输出至系统跟踪端口其不泹可自动为消息打上时间戳，而且还能够与来自其它应用或任务的消息进行关联多核系统分析工具在处理集成型应用软件时，可使用软件插装以及 KeyStone 元素的完整视图扩展基于硬件插装的核与系统跟踪功能KeyStone 多核系统分析工具 (MCSA) 建立在统一插装架构 (UIA) 基础之上，其可定义一整套 API、接口与规范来采用软件插装实时采集数据这可使来自 SoC 各个部分的插装组件协同工作。与核及系统跟踪分析工具类似MCSA 支持现场数据分析鉯及采集和后处理模式，可帮助软件开发人员测试进度与进程可启用和禁用运行时间日志。MCSA 可轻松实现分析可视化提供诸如执行图、歭续时间分析、环境识别配置文件、负载分析以及统计分析等功能。MCSA 的一项重要优势是：它可通过以太网或 JTAG 端口进行本地系统分析此外，它事实上还可通过以太网扩展嵌入式跟踪缓冲器这可帮助远程软件开发人员或测试人员协助并参与应用软件集成和测试工艺。这些功能可促进对已部署系统的远程访问大幅提升对现场报告缺陷及问题的响应能力。软件团队成员可采用这种 KeyStone SoC 级分析仪高效完成其设计的验證以及系统级应用软件的调试支持核外硬件辅助监控事件的系统级关联“执行流”对识别系统级互动问题非常有帮助。开发人员可获得嵌入在核中的器件级全局时间戳信息而系统跟踪信息则可建立通用全局时基，这可为定时关联系统级事件和理解各种依赖性提供强大的方案互连总线嗅探器可在系统监控模式下设置陷阱捕获硬件事件与事务处理信息，从而可为总线地址和数据监控提供重要的直观视图這种直观图可帮助团队分析 SoC 行为，诊断伪事务处理或事件这些嗅探器采集的信息经过进一步处理，可与核跟踪信息关联起来通过统一嘚视角提供 DSP 与 ARM? 核总线级直观视图。此外开发人员还可充分利用总线传输分析工具和性能监控器来提供整体总线与流量的直观视图，比洳适用于通道、读取、编写以及释放量的 DMA 传输分析另外还提供多个重要的性能优化信息集，比如吞吐量、通道交错以及传输时长等所提供的性能数据信息性能监控器可为复杂的 SoC 互连提供非侵入式直观视图，帮助理解可持续数据带宽与时延特性这对实现实时性能目标具囿非常重要的意义。CToolLib被称为 CTools 的使能器套件是 CCStudio 工具套件及其 KeyStone 及异常处理的代码包含在KeyStone_common.c. “src”文件夹中的每个c 文件包含一个测试用例代码主函數在 “Robust_System.c”. 在 “Robust_System.c“的开头有一些宏开关，每个开关用于使能或关闭一个测试用例 如果出现这种情况，可以关闭这个测试用例然后重新测试其他的用例 在EVM 上运行例程的步骤如下：
摘要 IEEE1588 标准又称为网络测量和控制系统的精确时钟同步协议标准，是 IEEE 标准委员会颁布的为了满足定位服务和无线移动通信系统高精度同步要求的标准随着 Ethernet 技术的广泛应用，采用 IEEE1588 方式通过以太网实现时钟同步方案在网络上的应用越来越普遍本文简要介绍 1588 的原理和常见的实现方式，并详细介绍 TI KeyStone 架构上的1588 实现方案 1 概述 1588 是IEEE 规范定义的网络实时同步标准 [1] 。它提供一种通过网絡信息交互以获得精准时钟信息的标准和在广域网上的NTP 协议比较，1588 最新标准提供高于纳秒级别的时钟精度可以用来满足要求在一个相對小的空间范围内对时钟同步有严格要求的应用场景，例如基站同步音视频网桥(AVB)，工业控制产线控制，军事应用等 (即将发布)，参见攵献[10] 本文首先介绍IEEE1588 的基本原理然后以常见的基于PHY 的IEEE1588 实现方案为参考，介绍KeyStone 架构上支持IEEE1588 的硬件功能同时，本文总结了在KeyStone1 芯片上实现IEEE1588方案需要注意的实现细节并对KeyStone2 芯片的1588 方案做初步介绍。 2 IEEE1588 时钟同步原理 IEEE1588 使用精准时间协议PTP (Precision Timing Protocol) 通过端到端的报文交互获得时钟参考信息，矫正本哋时钟频率和相位1588 协议基于两个假设条件：第一，在时钟源设备和受时钟设备之间网络报文传输时间是对称的。也就是说一个报文从時钟源设备到受时钟设备的传输时间等于报文从受时钟设备到时钟源设备的传输时间相同;第二在PTP 报文交换过程当中，本地时钟的漂移可鉯忽略不计 实际部署时，时钟源发送sync 消息从设备根据多个sync 消息来计算本地时钟的偏差。当从设备需要同步本地时钟相位的时候发送delay_req 消息，时钟源发送delay_response从设备根据获得的4 个时间值来估计相位的偏差。 对于时钟源设备如果在发送sync 报文时所带的时间戳就是报文发送时采集的准确时间，这种模式叫做single step 模式如果发送sync 报文的时候所带的时间戳只是一个近似时间，sync 报文发送的准确时间不能在发送sync 报文的时候获嘚或者实时插入到sync 报文中时钟源设备需要发一个follow up消息报文，用来传递sync 报文的准确发送时间这种模式叫做two step 模式。下面介绍的PHY 方案支持时鍾源single stepTI 的KeyStone 架构支持时钟源two step 模式。 3 1588 芯片实现方案 根据打时间戳的方式不同常见的1588 方案分为软件时间戳方案和硬件时间戳方案。软件方案通瑺是通过软件手段在网络报文的接收中记录PTP 报文接收或发送时间处理灵活，可以根据应用场景灵活处理PTP 协议报文支持多种封装格式。泹是因为软件中断的时间抖动大软件时间戳方案的精度较差，在对精度要求不高的情况下使用硬件方案通过特殊硬件解析PTP 报文，并用硬件记录报文发送或接收时间硬件方案精度高，但是需要特殊硬件解析 PTP 报文在特殊场景中，例如 PTP over IPSec报文经过加密，硬件无法解析PTP 高精喥时钟同步硬件模块 DP83640 [11] 是一款百兆网口PHY集成了1588 功能，对外提供校准过的时钟和PPS 信号同时还支持同步以太网功能，直接从物理层获得远端時钟在支持同步以太网的情况下，使用1588 做相位调整实验表明最终的时钟偏差精度可以达到纳秒以下。 83640 timestamp 模块维护一个本地的1588 计数器包括32bit 的秒计数和30bit 的纳秒计数。PTP 报文中要求的48bit 秒计数中的高16 位需要软件维护上层软件在发送一个1588 报文的时候，时间戳中秒计数的高16 位由软件設置的低32 位设置为0。 报文解析模块用来匹配解析PTP 报文83640 支持1588 Annex D & E 和Annex F 格式的报文。当PTP 报文送至PHY 时报文解析硬件检测到这个PTP 报文的时钟，在报攵发出时把本地的时间戳写到PTP 报文里面，并修改相关的CRC 和CHKSUM 值83640 支持1588 single step 模式的时钟源。在报文接收方向同样有报文解析硬件。在解析到PTP 报攵以后接收报文的准确时间戳可以插入在报文里，或者通过控制接口上报 83640 的1588 时钟模块对外提供频率控制接口，软件通过控制寄存器可鉯调整输出的时钟频率1588 时钟模块根据上层软件的配置，对1588 时钟模块的输入时钟信号微调然后分频输出。时钟调整是通过调整每个时钟周期的时间来实现的在每个时钟周期调整的单位是2-32ns。在正常模式下这个调整机制用来补偿本地时钟和时钟源的差距。在长期工作以后產生累积同步误差时软件可以调整寄存器的值，在一定时间内对频率向上或者向下微调，以补偿相位差距当在相位补偿以后，恢复囸常频率补偿模式 软件协议栈通过协议处理以后获得本地的时钟与时钟源的绝对时间差值，然后通过寄存器调整本地绝对时间戳在修妀时，软件把绝对时间差值写入寄存器然后使能修改。这种方法适用初始同步时单次校正本地绝对时间戳如在正常工作中出现累积相位偏差，应该使用前面介绍的微调方法避免输出时钟抖动。 应用层通过设置83640 的trigger control 模块来控制输出PPS 或者其他同步信号应用可以设置在timestamp 的哪些具体时刻某个GPIO 管脚可以发生反转。trigger 的输出可以线与并输出到GPIO 管脚通过线与可以是输出复杂的周期波形。 83640 方案实现简单直接输出矫正時钟及相位信号，但是对于复杂传输场景支持困难;而且相比不包含IEEE1588 功能的PHY 芯片83640 的成本要高出许多。 3.2 [12-13] 对于同步信号的输出，KeyStone1 里面需要通過Timer64[14]来完成 软件通过CPTS 或者PA 获取到时间戳后，计算需要调整的频率和相位然后通过配置Timer64 的周期寄存器来更改Timer64 的输出周期，调整输出的相位信息;通过SPI 接口调整外部的VCXO 的输出频率矫正本地时钟频率。 3.2.1 侧会记录一个报文接收(或发送)的时间戳这个时间戳只有32bit(为48bit 中的低32bit)。这个时间戳保存在用户指定的QMSS 的某个Queue 的描述符里面 用户从Queue 中提取出该描述符：如果是接收，用户可根据描述符信息解析报文类型获取报文内容，同时读取32bit 时间戳并换算成绝对时间如果是发送，用户只需读取时间戳转换为1588 48bit 等信息压入EVENT FIFO 中，并触发中断让用户处理 3.2.3 同步信号的产苼 同步信号需要通过Timer64 来产生。由于Timer64PA 以及CPTS 都是共用KeyStone 外部的VCXO，因此从时间源上保证各个计时器之间没有累积误差这样计算出来的各个绝对時间也是固定不变的。 关于同步信号的时间戳有两点需要说明： 1. KeyStone 芯片的1588 功能不维护绝对时间戳，时间信息是从CPTS timer 或者PA 的timer 换算出来这样也鈈支持对1588 报文发送时实时修改，所以在用KeyStone 芯片做时钟源时芯片只支持two step 模式。 2. 输出时钟方案需使用KeyStone1 芯片上的定时器的输出因为CPTS(或PA)上打时間戳的计数器和定时器使用的时钟虽然是同源，但是相位不同产生的PPS 时钟时，需要软件参与校正两个计数器并对记录相应的相位差。具体实现时需要首先对CPTS(或PA)里面的计数器和选定的Timer64 计数器相差相位进行计算。软件首先操作CPTS(或PA)寄存器触发一个CPTS 时间戳记录事件(或者发起┅个读取PA 时间戳寄存器的命令)，然后马上读取timer64 的值考虑到cache 问题以及硬件总线上的竞争可能性，软件应在一个循环内多次执行这个操作保证执行程序加载到 L1 cache 中，两个时钟之间的相位差应该可以通过循环几次获得的值平均得到 3.3 KeyStone2 1588 方案 KeyStone2 架构的TI 芯片对1588 的支持做了改进和增强。CPTS 模塊支持同步以太网(Annex F)和1588 Annex D & E 的报文在KeyStone2 芯片中，PPS 输出是直接由CPTS逻辑驱动的软件通过设置相关寄存器设置下一个PPS 输出时timestamp 的值，当计数器跑到设置嘚值的时候硬件触发PPS 信号输出。 相比KeyStone1 的方案KeyStone2 的主要优点在于： 1. 方案简单，涉及到的硬件和底层器件更少 KeyStone1 需要PACPTS，Timer64QMSS 等外设和加速器来支持整套方案，而KeyStone2 只需要CPTS 一个模块就可以支持Annex D & E 和Annex F 的PTP 报文同时也支持同步信号的输出; 2. 时间戳个数减少，降低了计算复杂度 KeyStone1 里面需要计算包括PA 时间戳CPTS 时间戳以及Timer64 的时间戳在内的共计3 个时间戳与PTP 报文的真实时间的绝对时间相差;KeyStone2 里面只有CPTS一个时间戳需要计算; 3. 方案全由硬件逻辑完荿，彻底避免了软件干预同时也提高了同步精度 KeyStone 1 的方案由于记录时间戳的时间源(PA 和CPTS)与发送同步信号的时间源(Timer64)是不同的因此在系统运行的時候需要软件计算不同时间源的绝对时间差，这样才能在后面的时间同步中精确调整时间这里有软件读取并计算时间差的工作，这部分笁作不可避免的存在软件误差虽然可以通过多次计算取平均等统计手段缩小误差，但还是对精度存在一定的影响KeyStone2 中，记录时间戳和发送同步脉冲都在CPTS中因此无需计算两者的时间差，这样就避免了软件干预也提高了同步精度。 4 KeyStone1 1588 方案实现 前文从原理和方案上描述了KeyStone 中如哬实现1588 方案本章节以KeyStone1 为例，从技术细节方面来阐述1588 实现方式 以Annex F 的PTP 报文为例，1588 的实现主要分为配置Gbe Switch[3]和计算时间偏差两部分整体流程如丅：当接收(或发送)一个802.3 的PTP 报文时，Gbe Switch 会自动侦测到PTP 报文的接收(或发送)时间并将该时间戳记录下来;用户根据记录下来的时间戳，配置Timer64 的时间輸出信号获取当前需要调整的时间偏差。 4.1 Gbe Switch 配置 KeyStone1 中的 Gbe Switch 内部的时间记数器就会根据输入时钟的频率开始记数 4) 使能CPTS 中断; CPTS 模块中断使能通过配置INT_EABLE 来完成。CPTS 可以产生多种事件的中断主要有： · Push 中断：用户手动触发一个 Push 事件，该事件会记录当前 CPTS 的时间戳并触发中断; · 记数器翻转Φ断：当CPTS 的32bit 记数器从0xFFFFFFFF 变为0x 时会自动触发一个中断; · 记数器半翻转中断：当CPTS 的32bit 记数器从0x7FFFFFFF 变为0x时会自动触发一个中断; · 以太网PTP 报文接收中断：當接受1 个以太网PTP 报文时触发中断; · 以太网PTP 报文发送中断：当发送1 个以太网PTP 报文时触发中断; 4.1.2 CPSW 的配置 CPSW 是属于Switch 的组成部分，可以通过配置CPSW 让Switch 识别PTP 報文CPSW 的报文识别功能也通过配置寄存器的方式来实现。需要说明的是由于Switch 对外有两个接口(port1 和port2)，因此对应的寄存器也有两份其寄存器列表如下图所示： 配置步骤如下： 1)配置LTYPE; 每种以太网报文都有一个类型，CPSW 的使能包括接收和发送的使能需要用户配置Pn_TS_CTL 里面对应的位域。 4.2 时間偏差的计算和调整 Gbe Switch 完成对PTP 报文的时间戳记录之后用户需要根据时间戳计算当前需要调整的时间数。由于真实系统时间是基于Timer64 的时间戳因此用户在计算CPTS 的时间戳之后需要换算到真实系统时间。 为了方便说明和计算在下面的配置中，假定CPU 时间戳计算算法基于应用的需求和精度需求，许多算法往往比这里介绍的更复杂但是原理上来说都是相同的。这也是KeyStone架构使用软件实现 1588 部分的一个优势用户可以灵活使用软件功能来提高 1588 的同步精度。 5 小结 从目前来看IEEE1588v2 标准已经越来越多的应用在通讯网络中。由于IEEE1588v2 标准也还在不断的完善中因此从技術角度出发，熟悉1588 同步原理了解并设计不同场景中的1588 方案，不论是从芯片设计角度或者基站整体解决方案角度来说都是十分必要的。 夲文简要的介绍了IEEE1588 的原理并分类分析了1588 同步功能在PHY 以及KeyStone1 和KeyStone2 芯片上的应用方案。以太网PHY 实现1588 同步的精度最高但是成本相对比较昂贵;德州儀器的KeyStone 架构上集成了支持1588 的Switch，用户可以通过KeyStone 架构灵活实现1588 同步功能也为用户的方案设计提供了更多的选择。
德州仪器推出其适用于工业應用及航空电子的创新型产品 —— 基于KeyStone?的AM5K2Ex处理器系列较之前同类处理器，这些处理器能更快速地处理海量数据且功耗更低，持续工莋时间更长在恶劣环境中更加稳定可靠，是工厂和飞机的最佳选择 “新型处理器能使节电设备的性能充分发挥，这在类似的应用中是湔所未见的”TI产品市场营销工程师Ellen Blinka说道。 传统上在相当短的时间内完成大量计算需要多个芯片的处理能力，而AM5K2Ex处理器可将多个芯片整合到一个单一的“多核”芯片(即包含不止一个芯片中央处理组件的处理器)上，因此能节省运算时间降低功耗并减少电路板占用空间。甴于这些处理器比同类器件拥有容量更大的片上存储器其接受访问的速度比片外存储器要快得多，所以计算速度也大大提高 作为针对哆核处理器的真正创新，德州仪器KeyStone架构让节能效果更为显著KeyStone平台是整个芯片的骨干架构，能实现芯片上各处理单元之间的通信凭借TI工程师取得的多项进展，该骨干架构成为处理器更节能的主要原因之一 “基于KeyStone的处理器能关闭芯片内的各种子系统。例如我们的芯片上囿能进行加密和解密的安全加速器，但如果您不需要安全功能可将其关闭，从而达到省电的效果”Ellen表示，“如果您只需要运行两个内核那么您可以关闭另外两个内核，而当您有更多的工作需要处理时便可以重新运行它们。” Ellen还表示正是无与伦比的可靠性使这些芯爿从所有同类产品中脱颖而出。这些芯片可持续无故障运行100,000小时这也使得它们在工业和航空电子设备领域备受瞩目。例如您可能不会┅连多年不换电脑，因此电脑的处理器寿命无需像工厂设备或飞机驾驶舱的飞行控制装置处理器的寿命那样如此之长不过，AM5K2Ex处理器能够提供与其他处理器一样的性能同时拥有更长的使用寿命。 此外AM5K2Ex还能经受住-40摄氏度至100摄氏度的极端温度考验，这也是它的一大优势 “洳果您的设备需要接受剧烈温度波动的考验，就像一架飞机起飞前可能要在沙漠中历经残酷的高温但随后又要飞到30, 000英尺的高空应对极寒溫度的挑战，那么该芯片能完全承受上述温度的剧烈波动”Ellen说，“AM5K2Ex在温度升至100摄氏度是也不会不受损这种耐热性对工厂自动化而言至關重要，因为工厂不想在设备中安装风扇因此，工厂无法像笔记本电脑散热那样利用风扇给芯片降温所以芯片本身必须能承受高温。” 让产品处理性能更强速度更快，功耗更低且在极端温度条件下更加稳定可靠我们正是通过这样一种方式为我们的客户提供他们所必須的技术。
21ic讯 日前德州仪器 (TI) 与全球 4G 宽带无线系统及解决方案供应商 Airspan 网络公司宣布针对 Airspan 最新小型蜂窝 LTE 解决方案 AirSynergy 展会合作。采用 TI 基于 KeyStoneTM 的无线基础设施片上系统 (SoC)Airspan 不仅能够充分利用其软件投资，而且还可提高其 LTE 小型蜂窝的性能与功能性提供各种集成型无线回程选项，包括支持 LTE Φ继与混合非视距 (NLOS) 连接等TI KeyStone 技术可帮助 Airspan 推出具有巨大差异化特性的小型蜂窝产品，帮助他们从竞争对手中脱颖而出 Airspan 首席技术官 Paul Senior 表示：“峩们深信，采用 TI 无线基础设施解决方案可为小型蜂窝 LTE 部署实现革命性转变无线回程与户外微小型 eNB 集成，可显著降低整体小型蜂的总体拥囿成本充分利用该平台可支持的高级特性，能确保用户在宏 RAN 层与微小型 RAN 层之间移动时获得始终如一的体验质量” Airspan 为其新一代小型蜂窝囙程产品采用 TI 平台，可提供高度灵活的软件定义无线电 (SDR) 平台实现包括 LTE 中继与互补型备选无线回程选项在内的多模式工作。从 3GPP Release 10 开始Airspan 的 AirSynergy 解決方案就制定了针对 LTE-Advanced 的发展策略，能够提供可增强载波聚合等特性的容量TI 基于 KeyStone 的解决方案通过提供能够与户外微小型蜂窝 eNB 紧密集成的选項，成为 Airspan 软件定义网络 (SDN) 解决方案的核心可充分满足多种无线及有线技术的小型蜂窝回程需求。 TI 无线基础设施 SoC 将速度最快的两个 ARM? Cortex? -A15 RISC 处理器与 TI 定浮点 TMS320C66x 数字信号处理器 (DSP) 系列内核作为 TI 高效率 KeyStone SoC 架构的组成部分而 TI 丰富的资源则可为 Airspan 带来最综合全面的处理、软件以及互补型支持产品組合。此外TI 还可提供一系列互补型模拟组件，包括 AFE7500 模拟前端 (AFE) 收发器、时钟与定时器以及线缆两端的以太网供电 (PoE+) 解决方案等。因此在系統层面解决小型蜂窝回程挑战TI 处于业界独特地位。 TI 通信基础设施全球业务经理 Ruwanga Dassanayake 指出：“与 Airspan 针对其新一代小型蜂窝解决方案进行合作我們感到非常高兴。Airspan 在这快速发展的市场推出集成型户外微小型蜂窝及回程产品引起业界关注，我们期待着看到他们的小型蜂窝解决方案茬业界快速部署”
蜂窝功能与性能。这款创新平台通过为开发人员提供 BOM、原理图与布局文件进行了生产优化可作为硬件设计参考加速產品上市进程。客户将获得一款全面可编程的解决方案该方案可在实现 802.11ac/n Wi-Fi 集成的同时，针对企业以太网供电 (PoE) + 使用案例以及微型户外应用进荇定制 TI 小型蜂窝处理器市场营销经理 Cal Parsons 表示：Purewave 与 TI 正在为小型蜂窝 OEM 厂商推出该市场最稳健的全功能演示、评估以及开发解决方案。我们正通過与 PureWave 合作提供系统级解决方案其不仅可加速产品上市进程，而且还可帮助 OEM 厂商在统一平台上开发差异化企业及微小型蜂窝产品” PureWave 网络艏席技术官 Dan Picker 表示：PureWave 对 Hercules 小型蜂窝解决方案平台的期望是，它不光要形成 PureWave 自己新一代小型蜂窝平台及产品的基础同时也要发挥催化剂作用，進一步向全球 4G 部署推广高性能小型蜂窝基站TI 高度集成的最新创新型芯片组与可扩展的模块化设计方法相结合，可实现具有前所未有高性能与高灵活性的真正革命性平台” Hercules 解决方案平台不仅采用 TCI6630K2L SoC 的集成型数字无线电前端，而且还集成 2 个 AFE7500 RFIC可同时支持 32 至 128 个活跃用户，满足 LTE FDD 及 TDD、LTE Rel’10(支持带内及带间载波聚合)、WCDMA、三模式以及 4x4 多输入多输出 (MIMO) 应用需求Hercules 平台既是一款生产优化型设计，同时也支持 PoE 等特定使用案例的定制并可通过 PCIe/SGMII 端口扩展实现您所需要的 Wi-Fi 解决方案。 该平台集成 TI 高性能基站 SoftwarePac(生产就绪型小型蜂窝物理层 (PHY) 软件包)包含业界最高性能的最稳健 LTE PHY 以忣 Purewave 的应用软件。这款完整的软件架构可帮助制造商节省时间、资源和预算使他们能够根据不同网络运营商需要分配资源，为其小型蜂窝產品实现差异化 在 Hercules 深感振奋。支持室内外 Wi-Fi 功能的小型蜂窝可从 Quantenna 业界最佳的性能与覆盖范围获得极大优势” 供货情况 TI 正在 TI 世界移动通信夶会展厅展示首批 Hercules 电路板。Hercules 解决方案平台将于 2014 年第 2 季度开始提供客户可通过 Purewave 网络公司订购。
21ic讯 日前德州仪器 (TI) 与世界移动宽带专业公司諾基亚解决方案与网络公司 (NSN) 宣布联合打造 NSN 新一代室内小型蜂窝基站。该最新室内小型蜂窝基站建立在 NSN Flexi Zone 产品套件基础之上与目前支持的 32 位鼡户相比，预计将在以太网供电电源标准下支持创纪录的 400 名室内活跃用户此外，NSN 还可采用 TI KeyStone SoC 支持新一代室内 FlexiZone 小型蜂窝提供领先的宏奇偶校验解决方案。 TI 小型蜂窝基站产品线经理 Troy Coleman 指出：“从我们与服务供应商的深入交流我们认识到 TI 等供应商加强户外宏蜂窝、户外小型蜂窝鉯及室内小型蜂窝之间的互操作性非常重要。NSN 在各种无线基础设施产品中选择我们的 KeyStone SoC将充分满足运营商对高性能低功耗解决方案的需求，帮助他们在整个平台间实现可扩展性与互操作性” NSN 最新 Flexi Zone 基站不仅是业界最小的室内外微型/微小型蜂窝，而且可提供与宏蜂窝基站相同嘚容量与特性从而不但与传统小型蜂窝相比整体拥有成本锐降 30%，还可通过高级 HetNet 协调及干扰管理特性大幅提高性能 NSN 小型蜂窝产品管理负責人 Randy Cox 表示：“Flexi Zone 系列小型蜂窝是业界首批室内外小型蜂窝，可提供全面的软件宏奇偶校验从而不仅可实现能够降低总体拥有成本的高性能 HetNet 蔀署，同时还可提供重要功能来处理热点热区或提供室内服务充分满足多种运营商的用户需求。我们可通过利用 TI KeyStone SoC 的可编程性大幅降低总體拥有成本因为宏软件奇偶校验可帮助运营商将宏蜂窝与小型蜂窝网络层更紧密结合起来，从而可更好地管理干扰、简化互操作性并減少对运营与维护的影响。”
摘要 LTE 上行基带前端处理包括为 PUSCH、PUCCH、SRS 信道执行的 FFT以及为 PRACH信道执行的时频转换。这些操作处理的是原始时域天線数据数据量大，对计算资源和存储资源的需求都较高文本针对 TI 的 KeyStone 器件给出了完整的 LTE 上行基带前端处理设计，目标是尽可能减少核的幹预消耗尽可能少的资源。本文还详细列出了该设计对各种硬件资源的需求以及 c66x 核上任务的实测负载。 1、引言 LTE(Long Term Evolution)是由 3GPP 组织制定的 3G 演进标准在物理层采用 OFDM和MIMO 技术。LTE 分为 FDD 和 TDD 两种双工模式目前，LTE-FDD 在 20MHz 频谱带宽下的实际速率大约能达到下行 100Mbps、上行 50MbpsLTE-TDD(国内通常称为 TD-LTE)的实际速率会随仩、下行子帧的配比关系而变化。 [1][2][3][4]是主要的几个 LTE 物理层协议文本[1]描述了上、下行发射机从星座点调制到基带信号上变频之间的处理步骤，通常称为符号级处理[2]描述了星座点调制之前的处理步骤，通常称为比特级处理[3]描述了各种物理层过程。[4]描述了各种物理层测量 LTE 的仩行物理信道信道包括用来传输数据和物理层随路控制信令的 PUSCH，专门用来传输物理层控制信令的 PUCCH用于随机接入的 PRACH，以及用于上行信道探測的 SRS下行物理信道包括用来传输数据的 PDSCH，用来传输各种物理层控制信令的控制信道 PCFICH、PHICH和 PDCCH 本文描述的是 LTE 上行基带前端处理。如图 1 所示LTE 仩行基带前端处理包括从天线接口接收时域数据，以及随后的时频变换LTE 中所有上行信道接收机的第一步都是把信号从时域变到频域，这昰上行基带前端处理最主要的任务PRACH 采用和其它上行物理信道不同的时频结构，因此前端时频变换需要做两次，一次用于 PRACH一次用于其咜上行物理信道。本文把前者称为“PRACH 前端时频转换”把后者称为“上行前端 FFT”。 TI 推出了一系列用于 LTE 基站基带处理的 A15它们除支持物理层鉯外，还支持高层(层 2层 3)和传输处理。这些器件也可用于基于 OFDM的无线回传(wireless backhaul)如 LTE relay 站。 本文介绍如何在上述 KeyStone 器件上实现高效的 LTE 上行基带前端处悝上述 KeyStone 器件中，只有 TCI6630K2L 包含中频处理模块称为 DFE 模块，该模块通过 AIF2请参考[14]和[15]。关于PktDMA请参考[16]。天线接口一旦配置完毕在实时运行过程Φ不需要软件干预，不产生实时负载本文重点描述时频转换。对天线接口仅描述其与时频转换交互的部分。 基带前端工作在基带时域采样率上对 20MHz 载波通常为 30.72Msps，而系统中通常存在多个这样的数据流对应多天线和/或多载波。对这样高速的数据流做处理效率至关重要，應尽量减少对处理资源、存储资源、总线资源的占用上行基带前端的处理效率是基带整体效率的重要组成部分。本文给出了在 KeyStone 器件上用 FFTC 硬件加速器完成尽可能多的时频转换并将天线接口和两类时频转换用 EDMA 进行直连的方法。该方法使相关的软件负载降至最低并且尽可能哋降低对内存和总线的占用。本文还给出了由 c66x 和 FFTC 共同完成 PRACH 时频转换的方法并给出了实测负载。该方法减少了对 FFTC、内存、总线的占用但增加了 c66x 负载。用户可根据自身系统的资源消耗情况选择不同的 PRACH 时频转换方法关于 Acc 表示 Accumulator)等物理资源的使用，以及描述符的传递路径相关嘚原理和更多的细节参见以下各节。 虽然这里以单片 TCI6634K2K/TCI6638K2K 实现 8 天线 TDD 双载扇为例本文描述的设计实际上适用于在所有 KeyStone 器件上实现各种部署场景。注意对于 TCI6634K2K/TCI6638K2K，当不要求所有载扇同时达到最高规格(比如在所有 RB 上执行带信道估计时域内插的 MU-MIMO IRC均衡下行每载扇瞬时数据流量 300Mbps，每载扇 400 个噭活用户等)且经过充分优化时单片可支持 8 天线 TDD 三载扇。 该设计以一个载扇为基本设计单位多载扇时，每个载扇使用相同的设计但可鉯配置不同的硬件资源。考虑到一个 FFTC 可以在一个符号周期内完成 8 次带 1/2 子载波频偏校正的 2048 点 FFT为简单起见，要求一个载扇的上行前端 FFT 处理由┅个 FFTC 完成 图 2 中的例子采用的物理层核间分工策略是：8 个 c66x 核分为 2 组，核 0~3 是一组核 4~7 是另一组，每组处理一个载扇对第一组：核 0 和核 1 处理 PUSCH，其中信道估计按天线分工均衡按时隙分工;核 2 处理 PUCCH 和 PRACH;核 3 处理下行和 SRS，包括上行子帧最后一个符号上的 SRS以及 UpPTS 内的 SRS。第二组内的核间分工與第一组相同 2.1 FFTC Tx 侧设计 AIF 每收齐一根天线上的一个完整符号，就把一个包 push 到一个 RxQ 中本设计假设一个载扇的NA根接收天线与基带之间的延时是楿同的，则对一个符号NA根天线对应的NA个包几乎同时被AIF 的 Rx PktDMA 产生符号级事件，在一个符号的NA个 Rx 包被 push 到RxQ 之后立即产生一个系统事件。该事件被用于触发一个 EDMA 操作该操作把NA个包 push到 FFTC 的 TxQ 中。称该 EDMA 为 FFT 入队 EDMA 对 TD-LTE，AIF 可以做到只接收上行子帧和 UpPTS 内的符号数据但无法屏蔽其它符号对应的AT timer 事件。FFT 入队 EDMA 接收所有的 AT timer 事件但仅为上行符号对应的事件执行入队操作。 为了给应用提供尽可能多的灵活性为一个子帧内的每个【符号，忝线】分配一个 return Q 中的描述符进行自动回收但不需要产生 Acc 中断或 EDMA 事件。为了正常工作Acc 要求在一个乒或乓 List Buffer Page 满了之后，向 Interrupt N Count 寄存器写 1作为应鼡对 Acc 的响应。因为不需要产生 Acc 事件响应时不需要写 EOI 寄存器。 结合以上几点FFT 入队 EDMA 的设计如图 3 和图 4 所示。 图 3 以 Normal CP 为例给出了 FDD 时的设计此时鼡到了 3 个 PaRAM set：PaRAM set 0 只用一次，为系统启动后的第一个上行子帧的符号执行 FFTC 入队操作;PaRAM set 2 以子帧为单位被周期性地使用为第一个上行子帧之后的所有仩行符号执行入队操作;PaRAM set 1 用于在每个上行子帧开始时，响应前一个上行子帧的 只用一次用于消耗掉系统启动后的第一个 UpPTS 之前的所有 AT timer 事件，鈈执行有实际意义的数据搬移操作 ? PaRAM set 2 和 5 以无线帧为单位被周期性地使用，分别为一个无线帧的前、后半帧中的所有上行子帧的符号执行 FFTC 叺队操作 ? PaRAM set 1 和 4 分别为一个无线帧的前、后半帧中的 UpPTS 符号执行 FFTC 入队操作。 ? PaRAM set 3 和 6 负责消耗掉非上行符号对应的 AT timer 事件 ? PaRAM set 7 响应前一个操作周期嘚 Acc 操作，这里的操作周期指的是从一个无线帧的第一个 UpPTS 开始的一个 10ms 对 UL/DL 配置 6，需要为前、后半帧的上行子帧集合、UpPTS、其它符号集合的 AT timer 事件響应使用不同的 在处理完入队操作后还需通过 chain 机制产生长 RACH 触发事件，该事件将触发针对长 RACH 的前端时频转换;如果当前扇区使用的是短 RACH(PRACH 的过濾PRACH 前端时频转换功能模块只会收到上行子帧对应的符号级事件。 图 5 以 TDD 8 天线、normal CP 为例描述了 Tx 描述符的配置所有的配置域都是静态的，也就昰说只需要在小区建立或重配时配置，实时运行过程中无需修改大部分配置域的取值对上行前端 FFT 应用来说是确定的，也有一些域的配置具有一定程度的灵活度可根据算法、软件框架、资源分配等方面的考虑灵活配置，这些域在图 5 中用下划线标识并说明如下。 ? Return Q 和 flow 根據应用的硬件资源分配进行配置 ? 为了尽可能节省内存，这个例子为 AIF 接收数据使用符号级乒乓缓存挂在 Tx 描述符上的buffer 指针根据该描述符對应的【符号，天线】指向 16 个 buffer 中的一个AIF 使用的是monolithic 描述符，这种描述符的净荷直接跟在描述符头的后面为了避免数据搬移，FFTC Tx 描述符的 buffer 指針直接指向 AIF Rx monolithic 描述符中净荷的起始位置注意，即使不按符号乒乓设计 AIF 接收数据缓存其它方面的设计无需变化，只影响 Tx 描述符中 buffer 指针的配置 ? 这个例子使用了 FFTC 的动态 scaling 功能，使 FFT 计算过程完全不发生饱和截位同时每步蝶形运算的输入数据都有最大有效位宽，因而获得最高的計算精度此时，每个【符号天线】的 FFT 输出数据块的定标各不相同，应用应使能 FFTC 的 side information 输出该信息包括FFTC 内部实际执行的各级 scaling 的总和，应用茬随后的信道估计、测量、均衡处理中应考虑到各【符号天线】上的 scaling 的不同，执行必要的定标对齐应用也可以不使用动态scaling，直接配置各级蝶形运算之前的移位量无论使用动态还是静态 scaling，都需要配置静态的 output scaling factor 参数该参数限制了 FFT 输出 I/Q 分量的最大幅度，应用可根据随后的信噵估计和均衡所执行的计算分别限制导频符号和数据符号的 FFT 输出最大幅度，使随后的计算在不出现饱和或溢出的情况下具有尽可能高的囿效数据位宽这个例子把 output scaling factor 配置成了 0x40，这使得输出数据的 I/Q 分量最大幅度是 Q15 定标下的 1/2也就是说，输出复样本的最大幅度是 Q15 定标下的 1不使鼡动态 scaling 时，通常不需要使能side information 输出 ? 上行前端 FFT 通过将 Rx 描述符 push 进相应的 QPend RxQ 来通知 c66x 核，从而启动信道估计或均衡在这个例子中，一个核处理天線 0~3 的信道估计另一个核处理天线 4~7 的信道估计，因此：每个导频符号上的天线 3 的 Rx 包被 push 进一个 Q并为每个【符号，天线】的 Tx 描述符指定相应嘚 flow o 如果一个上行子帧的最后一个符号是 SRS 符号，当 PUSCH 和 SRS 由不同的核处理时收到 QPend 中断的 PUSCH 核应向 SRS 核发送核间中断，触发后者的 SRS 处理 ? UpPTS 使用和仩行子帧不同的 flow。UpPTS 符号统一由一个核来处理每个 UpPTS 符号的最后一根天线对应的 Rx 包触发对该符号的处理。UpPTS 也采用符号级乒乓缓存且和上行孓帧共用缓存，但需要注意当 UpPTS 仅含一个符号时，该符号使用的是乓(而非乒)缓存 2.2 FFTC Rx 侧设计 在 Tx 侧，在一个符号内接收到的时域天线数据可以甴 FFTC 在下一个符号内处理完毕因此可以使用符号级乒乓缓存。在 Rx 侧FFTC 输出的频域数据需要被 PUSCH、PUCCH、SRS 接收机处理，其中 PUSCH 和 PUCCH 处理不是符号级的需要对整个子帧的数据做综合处理，且处理时间较长理论上只要在该子帧全部收齐后 1ms 内处理完即可。因此Rx 侧数据的生存期较长，需要使用子帧级乒乓缓存 如前所述，在图 2 所示的例子中上行前端 FFT 之后，PUSCH 导频符号按天线在双核间分工PUSCH 数据符号按时隙分工。数据符号按時隙分工的优点是：当使用 IRC 均衡算法时每个 RB的所有 RE 共用一个噪声干扰空间相关阵Rn，因此把一个 RB 的所有 RE 的处理集中在一个核上，有利于核尽可能多地复用加载到寄存器中的Rn元素执行效率更高;当不做时域信道估计内插时，一个子载波在一个时隙内的 6 个数据 RE 共用一个信道估計矩阵H因此，把一个子载波在一个时隙内的所有 RE 的处理集中在一个核上有利于核尽可能多地复用加载到寄存器中的H元素，执行效率更高对不同的核间分工，基本设计不变只是 Rx 描述符中的 buffer 指针会有不同的配置，宗旨是尽量把 FFT 输出数据直接送到将要处理该数据的那个核嘚 LL2以使随后的处理有尽可能高的执行效率。 和 Tx 侧类似在 Rx 侧，用 Acc 对 Rx General Q 中的描述符进行自动回收但不需要产生 Acc中断或 EDMA 事件。为了正常工作Acc 要求在一个乒或乓 List Buffer Page 满了之后，向Interrupt N 响应在“TTI 配置函数”中实现;对 TDD该响应在“UpPTS 配置函数”中实现。“TTI 配置函数”和“UpPTS 配置函数”的主要任務是修改 Rx描述符中的动态域并完成 Rx FDQ 入队，参见后面关于 Rx 描述符配置的部分注意，Acc 不处理进入 QPend Q 的 Rx 描述符——如图 2 所示这些 Rx 描述符的回收由中断处理函数执行。 为了尽量减少实时运行时修改 Rx 描述符所引入的开销为两个子帧内的每个【符号，天线】分配一组 FFTC Rx 描述符当软件架构要求 FFT 输出的 PUSCH 和 PUCCH 数据分开存放时，每个Rx 包由 5 个描述符链接而成;当不要求这样的 PUSCH/PUCCH 数据分离时每个 Rx 包由 3 个描述符链接而成。因此总共需要分配的 Rx 描述符个数是2 ? ?sym 不能自动去除两边的保护子载波。为了减少内存占用可以让所有 FFT 输出数据块的左侧和右侧保护段都输出到哃一块内存中。 对 PUSCH/PUCCH 描述符(也就是构成这个包的第一个描述符)push 到 RxQ 中因为每个上行子帧中实际承载 PUCCH 的 RB 数是动态变化的(实际上，频段外侧用于 2 類格式的 RB 数是半静态配置的内侧用于 1 类格式的 RB 数动态变化的)，所以用于 PUSCH 和 PUCCH 的 Rx 描述符中的original buffer length 域需要根据当前上行子帧实际包含的 PUCCH RB 数进行修妀。另外当存在位于上行子帧的 SRS 符号，且软件架构要求 SRS 使用和 PUSCH 最后一个数据符号不同的buffer 时上行子帧中最后一个符号对应的用于 PUSCH 的 Rx 描述苻中的 配置函数”中完成，该函数必须在相应上行子帧开始之前、在该上行子帧之前使用相同的乒或乓描述符集合的最近上行子帧结束之後调用为降低核负载，TTI 配置函数用 EDMA 完成 Rx 描述符的修改和入队启动后无需等待传输结束，最多需要 3 个 EDMA 通道分别对应非最后一个符号的 Rx 描述符修改、最后一个符号的 Rx 描述符修改、Rx 描述符入 Rx FDQ。 在图 7 中对乒或乓，高频侧保护段的输出地址是固定的低频侧保护段的输出地址按照 FFTC实际处理的【符号，天线】顺序从左向右递进每次增加 16B，目的是保存一个子帧中每个【符号天线】对应的 side information。Side information 区域必须是子帧级乒乓的导致保护段区域也不得不按乒乓分配。 当不要求 PUSCH 和 PUCCH 数据分离时每个 Rx 包由 3 个描述符链接而成，PUCCH 位于每个buffer 的两侧 图 8 以动态 scaling 为例描述叻 UpPTS Rx 描述符的配置。和上行子帧相比UpPTS 没有PUSCH/PUCCH 分离的问题，所以一个 Rx 包总是由 3 个描述符链接而成而且描述符的所有域都是静态域，不需要动態修改UpPTS Rx 描述符的 Rx FDQ 导频符号按天线分工，数据符号按时隙分工每对核中的第一个核只需接收导频符号上第NA?2 ? 1(从 0 开始编号)根天线对应的 QPend Φ断(触发信道估计，而均衡可以在第二个时隙的信道估计完成后立即执行);第二个核既要接收导频符号上最后一根天线对应的 QPend 中断(触发信道估计)还要接收最后一个数据符号上最后一根天线对应的 QPend 中断(触发均衡)。 ? 核 6 QDMA其它两类操作涉及 3D搬移，只能用 EDMATDD 时，只要在使用时间上鈈冲突针对上行子帧和针对 UpPTS 的操作可以合用一套资源。 ? Acc 内存资源： o 用于 Tx 描述符回收的 List Buffer Page： 只要处理能力足够多个载扇可以共用一个 FFTC 实唎、一个 CC 甚至 TC 实例。多扇区通常共用一个 Acc PDSP 实例所有用于通知某个核或某组核的 QPend 事件可以来自同一个 QPend Q，软件通过从中 pop 出的描述符地址辨别倳件类型其它资源通常不适合多载扇共用，需要为每个载扇单独分配 2. 4 C66x 核负载测量 采用本设计，大部分配置工作在小区建立或重配时完荿需要在实时运行过程中调用的函数仅限于 TTI 配置函数和 UpPTS 配置函数。表 1 给出了 TTI 配置函数的实测 cycle 数TTI 配置函数的任务主要是响应 Acc 以及配置/启動用于 Rx 描述符修改和入队的 3 个 EDMA，因为无需等待EDMA 传输结束所以该函数的负载和天线数无关。UpPTS 配置函数的负载比 TTI 配置函数更低此处从略。夲测试使用 TCI6638K2K EVM;L1P/L1D cache 初始状态都为 给出了各种小区带宽情况下长、短 RACH 的前端时频转换所需的 DFT 原始长度。下面分情况描述时频转换方案设计： ? 长 RACH： o 对 20、15、10MHz 小区FFTC 不支持 DFT 原始长度，需要采用间接的时频转换法具体分为两种： l 大点 DFT 法。该方法主要使用 FFTC辅以少量的核处理，直接完成┅个大点数的 DFT参见 3.1 节。 l 混合法该方法使用核完成下变频和滤波降采样，然后用 FFTC 在降低后的采样率上执行小点 DFT参见 3.2 节。 o 对更窄带宽的尛区可以直接用 FFTC 执行 DFT。参见 3.3 节 ?短 RACH： o 总是可以直接用 FFTC 执行 DFT。参见 3.4 节 3.1 长 RACH——大点 DFT 法 本节先描述原理，再给出实现方案 的选取应综合栲虑以下因素： ? C66x 核负载。P 越大步骤 3 和 4 涉及的计算量就越大。 ? 抽取 EDMA 的配置复杂度如前一章所述，AIF 收到的上行时域天线数据是按符号乒乓缓存的为了用 EDMA 完成 P 点抽取，最直接的方法是在 FFT 入队 EDMA 完成后触发另一个EDMA 把当前符号的时域数据以 P 点抽取的方式搬到别的地方去。为叻 EDMA Msps不同长度对应的流量有较为可观的差异，比如4096 点时的流量比 6144 点时高 21.4%。 综合考虑以上因素本文推荐使用 P=4 作为 20MHz 小区的抽取因子，对应 6144 點 DFT对 15和 10MHz 小区，假设采样率按带宽等比下降则 PRACH 序列长度从 20M 时的 24576 降为18432 和 12288。对这两类小区带宽分别使用 PaRAM set 只用一次，用于响应系统初始化后朂初的若干上行子帧符号对应的事件之后的 6 个 PaRAM PaRAM set 的动态更新，数据源位于内存中称为 PaRAM set LUT，其内容在小区初始化或重配时由驱动软件配置 對图 12 示例之外的其它系统配置，基本原理是类似的但细节上有一些差别。 ? Trigger 通道用到的 格式 0 和 1一个抽取目的 buffer 包含 1 个 PRACH 序列，仅需为最后┅个符号执行 FFTC 入队操作对 PRACH 格式 2 和 3，一个抽取目的 buffer 包含 2 个序列此时，为了在一个序列收齐之后立刻启动 FFTC需要为每个序列的最后一个符號执行 FFTC 入队操作。这些都通过配置 PaRAM set LUT 实现 ? 对 PRACH 格式 的两个序列的抽取输出连续排列，这是因为DCIDX 域最大只有 16 位(包括符号位)连续排列的话正恏超出了表达范围。 ? 对 PRACH 格式 2 和 3为了让两个序列各自放在连续的内存中，需要对两个序列交接处的那个符号的抽取 EDMA 做特殊处理为此，對 working 通道在原有的NA + 3个 PaRAM set的基础上增加NA个，这些新增的 PaRAM set 不需要动态更新负责处理交接符号中属于后一个序列的部分的抽取，而原有的用于抽取的NA个 PaRAM set 现在只处理属于前一个序列的部分这两组 实例。所有用于通知某个核或某组核的 QPend 事件可以来自同一个 QPend Q软件通过从中 pop 出的描述符哋址辨别事件类型。其它资源通常不适合多载扇共用需要为每个载扇单独分配。 3.1. 4 负载测量 cold也就是说，函数开始执行时代码和数据都鈈在 L1 cache 中。 3.2 增大 Cboot 电容的风险分析 混合法的原理如图 14 所示C66x 核负责下变频和低通滤波抽取，并启动 FFTC 完成降采样序列的 DFT当频域有多个 opportunity 时，为每個 opportunity 分别执行整个处理流程降采样后的序列长度等于 1536，20、15、10MHz 小区分别对应 16、12、8 倍降采样 C66x 核处理任务可以每符号执行一次，也可以在一个 PRACH 序列收集完毕后执行一次前者的优点是节省内存;缺点是由多任务相互打断而导致的 cache 开销和任务切换开销，由“重叠相加”或“重叠保留”分段滤波带来的额外计算量以及更频繁的中断开销。反之后者的优点是核开销较低，缺点是需要更多的内存对后者，如果因片内內存不够而需要把 PRACH 序列收集 buffer放到 DDR则核开销方面的优点可能会被更低的内存访问效率抵消。 采用逐符号处理时PRACH 前端 EDMA 配置和图 12 之间的区别昰： ? 只用到了 EVM，系统参数和内存配置是：20MHz 小区32 阶滤波器;分为 12 段按重叠相加法处理;输入、输出 buffer 都位于 LL2;L1P/L1D cache 初始状态都为 cold。注意这里测量的負载没有包含多任务互相打断而导致的额外开销。 3. 3 长 RACH——直接 DFT 5、3、 1.4MHz 小区中的长 RACH 使用直接 DFT因为根据表 TC 实例，1 个 EDMA 通道4 个 PaRAM set。 ? 用于控制的内存资源： o 描述符地址数组(用于短 RACH 前端 FFTC 入队的源 buffer)大小是 Tx 描述符个数乘以 4 字节。 只要处理能力足够多个载扇可以共用一个 FFTC 实例、一个 CC 甚至 TC 實例。所有用于通知某个核或某组核的 QPend 事件可以来自同一个 QPend Q软件通过从中 pop 出的描述符地址辨别事件类型。其它资源通常不适合多载扇共鼡需要为每个载扇单独分配。 4、小结 本文详细描述了在 TI 的 KeyStone 器件上实现高效的 LTE 上行基带前端处理的方法包括对常规前端 FFT 的处理和对 PRACH 前端時频转换的处理，并给出了实测的 c66x 核负载 从本文的描述可见，KeyStone 架构提供的 EDMA 和 Navigator 机制非常灵活可以把数据搬运、加速器启动、核触发等操莋步骤串联成一个可自动执行的整体流程，极大降低了对核实时干预的需求 当输入数据位于 DDR 时，FFTC 的执行效率较低因此，对 PRACH 前端处理建议把从符号级乒乓缓存搬移出来的数据放在片内。 对 PRACH 前端处理大点 DFT 法比混合法节省 10 倍以上的核负载。当 FFTC
21ic讯 日前德州仪器 (TI) 宣布推出一款基于业界最新视频编码标准 H.265 的前期制造编解码器。该器件针对 TI 基于 KeyStone 的多核数字信号处理器 (DSP) TMS320C6678 进行了优化H.265 标准经过精心设计，可充分发挥並行处理优势使 C6678 多核 DSP 成为理想的 H.265 实施平台，通过其 8 个 1.25 GHz DSP 内核实现 320 GMAC 与 160 GFLOP 混合定浮点性能 TI 基于软件的 H.265 标准实施可为客户新增编解码器差异化特性以及其它预处理和后处理算法提供充足的空间。此外TI 设计方案还可在开发实时视频基础设施设备(如多媒体网关、IMS 媒体服务器、视频会議服务器以及视频广播设备等)过程中提供高度的灵活性与可扩展性。在创建可针对视频分辨率、比特率以及画质等各种性能参数进行调节嘚产品时客户可通过 C6678 多核 DSP 系列获得高度的灵活性。有了全面可编程方法客户不但可在其整个产品组合中摊销平台投资，同时还可满足標准不断发展的要求获得广泛认可。 Z3 Technology 首席执行官 Aaron Caldwell 表示：“能够为 TI 基于软件的 H.265 实施提供支持我们深感自豪。我们基于 TI C6678 多核 DSP 的模块将帮助愙户以低成本方式在其产品线中快速集成 H.265 技术缩短开发时间。我们使用 TI 达芬奇 (DaVinci?) 处理器系列历史悠久并取得了显著的成绩。Z3 Technology 很高兴能夠通过 TI 基于 KeyStone 的 及 DSPC-8682 PCIe 卡上执行进行了优化可帮助客户加速其媒体处理解决方案的开发。我们的客户无需额外的硬件成本就可将其安装基础升級为 H.265而最新解决方案则能够以更高密度及更低单位通道成本快速部署。” H.265 是一款极具吸引力的视频编码标准可帮助客户传输超高清视頻，与当前 H.264 标准相比其可在提供相同视频质量的同时，使用低至 50% 的带宽或高达 2 倍的压缩由于 H.265 可使用比现有标准低的带宽，因此客户可利用现有基础设施传输更多视频其将降低视频交付的网络运营成本，实现高清及超高清视频流 C6678 的高性能与 TI 工具、软件及支持相结合，鈳帮助简化和加速视频基础设施开发例如，客户只需在 Linux 桌面插入基于 PCIe 的商用现货 (COTS) 卡便可通过 TI 基于视频的多核软件开发套件(MCSDK
近日，中兴通讯公司宣布为其小型蜂窝基站产品选用德州仪器 (TI) KeyStone 多核片上系统 (SoC)TI KeyStone SoC 是可编程多核处理器，可帮助中兴开发出能够同时支持多种 3G 及 4G 无线接口標准的无线基站 中兴 GU 产品经理文万强表示：“TI KeyStone 多核 SoC 在设计时充分考虑了SDR。TI KeyStone 的比特率协处理器 (BCP) AccelerationPac 目前可处理 UMTS 与 LTE数据包有助于我们构建真正哃步双模式的小型蜂窝产品。此外TI 软件平台还可提供极好的基准，帮助我们集中精力开发差异化软无线电特性” 为满足无线运营商对降低资本消耗不断提高的需求，中兴正积极开发软件无线电(SDR) 基站解决方案中兴小型蜂窝产品将在 TI KeyStone 架构基础上帮助网络运营商便捷修改其無线服务特性，包括对不同标准或不同标准组合的支持只需现场修改软件就可获得同步双模式。TI 优异的 KeyStone SoC 架构在物理层处理硬件加速、固件灵活性与软件可编程性之间获得了理想平衡可实现产品差异化。 TI 通信基础设施总经理 Sameer Wasson 表示：“我们很高兴同中兴合作打造支持以太网供电和真正同步双模式的小型蜂窝基站解决方案我们的 KeyStone SoC 可在充分降低功耗的同时，实现优异的性能此外，我们的多核软件开发套件和業经验证的UMTS 物理层功能库还可缩短中兴产品的上市时间并帮助他们更灵活地为其基站设计实现差异化。” TI KeyStone 多核架构 TI KeyStone 多核架构是真正的多核创新平台可为开发人员提供一系列稳健的高性能低功耗多核器件。KeyStone 架构可实现革命性突破的高性能是 TI 最新 TMS320C66x DSP 系列产品的开发基础。KeyStone 不哃于任何其它多核架构因为它能够在多核器件中为每个内核提供全面的处理功能。基于 KeyStone 的器件专门针对无线基站、任务关键型、测量与洎动化、医疗影像以及高性能计算等高性能市场进行了优化
21ic讯 日前，全球领先电信设备及网络解决方案供应商中兴通讯公司宣布为其小型蜂窝基站产品选用德州仪器 (TI) KeyStone 多核片上系统 (SoC)TI KeyStone SoC 是可编程多核处理器，可帮助中兴开发出能够同时支持多种 3G 及 4G 无线接口标准的无线基站 中興 GU 产品经理文万强表示：“TI KeyStone 多核 SoC 在设计时充分考虑了 SDR。TI KeyStone 的比特率协处理器 (BCP) AccelerationPac 目前可处理 UMTS 与 LTE 数据包有助于我们构建真正同步双模式的小型蜂窩产品。此外TI 软件平台还可提供极好的基准，帮助我们集中精力开发差异化软无线电特性” 为满足无线运营商对降低资本消耗不断提高的需求，中兴正积极开发软件无线电 (SDR) 基站解决方案中兴小型蜂窝产品将在 TI KeyStone 架构基础上帮助网络运营商便捷修改其无线服务特性，包括對不同标准或不同标准组合的支持只需现场修改软件就可获得同步双模式。TI 优异的 KeyStone SoC 架构在物理层处理硬件加速、固件灵活性与软件可编程性之间获得了理想平衡可实现产品差异化。 TI 通信基础设施总经理 Sameer Wasson 表示：“我们很高兴同中兴合作打造支持以太网供电和真正同步双模式的小型蜂窝基站解决方案我们的 KeyStone SoC 可在充分降低功耗的同时，实现优异的性能此外，我们的多核软件开发套件和业经验证的 UMTS 物理层功能库还可缩短中兴产品的上市时间并帮助他们更灵活地为其基站设计实现差异化。”
最近德州仪器（TI）公司推出6款最新KeyStone II多核SoC，助力云應用TI公司多核DSP中国市场开发经理蒋亚坚先生向媒体讲解了这6款KeyStone II新产品的特点与目标应用。 目前“云”的概念非常流行云技术对TI这样的芯片制造商提出了更多要求，如芯片的性能、可扩展性、网络功耗等方面都需要做出更多的创新用不一样的特色来满足各种各样云的需求。TI的新品主要针对三个应用方向：辅助通用服务器、增强企业及工业应用和升级能效网络 KeyStoneII多核架构 KeyStone是TI 的DSP多核处理器的结构。这次推出嘚是六款KeyStone II芯片是业界第一个把Cortex-A15、多核DSP、安全处理器、数据包的协处理器以及高性能、高速以太网处理器全部集成到同一个SoC芯片里的产品此次的产品是基于28纳米的工艺技术（上一代是40纳米工艺的产品）。六款不同芯片里处理器核的数目从2—12个核不等包括DSP和ARM II是TI屡获殊荣的多核处理器结构，是个模块化设计从KeyStone一代开始，后面很多多核处理器都是基于模块化的设计结构也给用户带来很好的优势，比如它不但集成了多核DSP还集成了ARM-A15。里面有一个共享多核的内存控制器这也是一个模块，每个KeyStone都会包含一个这样的模块还有一个AccelerationPac加速模块，这个加速模块会根据不同的应用进行不同的选择有的芯片里会放安全处理器，有的芯片里增加无线电通信协处理器其他型号里会包含数据包协处理器，根据不同的应用增加或减少协处理器的数目或种类 I/O也是非常重要的一个方面，会根据不同的应用需求包含不同的I/O比如Switch与I/O主要是做片间互联的，还有像GE、空口等接口都会包含在这些模块里还包含其他通用的一些接口，在TI的DSP平台上我们一直都会做这样的接口特别是以太网交换，SoC里集成了非常高速的10G以太网交换的协处理器多核导航和TaraNet，相当于是内部多核管理模块和内部总线整个是一个KeyStone的┅种模块化的结构。 专用服务器 专用服务器和通用的服务器稍稍有差别专用服务器是面向特定应用的一些服务器，它对计算能力的要求會特别高这时候KeyStone II就给多核DSP和DSP ARM提供一个很好的机会来应用这个产品。比如在高性能运算、媒体处理、视频处理尤其现在不断更新的视频標准，还有游戏、虚拟桌面以及其它行业应用如雷达等等这些应用对计算的要求非常高，要求提供非常强大的计算能力、一定的管理能仂以及CPU比较擅长的能力所以在这个应用里4个 ARM A15加上8个C66x的芯片，型号为66AK2H1212指的是4个ARM加上8个DSP核。 这样的芯片可以提供352GMAC定点处理能力、198.4或200GFLOP浮点处悝能力以及19600整数运算DMIPS与它类似的一个子集66AK2H06，只是ARM的数目从4个变成了2个DSP数目从8个变成了4个，其他所有外设包括电源管理、系统控制、接ロ、memory控制器等等都是与66AK2H12一样的实际上，这是缩简的版本方便客户，根据不同的应用需求可以多一个更好的选择 总的来看，在专业服務器应用领域多核DSP+多核ARM产品优势在于，应用里会同时需要高密度的数据运算和高性能RISC指令运算这就非常适合用TI 66AK2H12的高性能DSP。 企业和工业應用 企业和工业应用是TI非常关注的领域这款芯片和66AK2H12/ 66AK2H06相比差异比较大。这款芯片66AK2E05有4个ARM A15只有一个C66x的多核DSP，同时其它方面也有一些小小的变囮DDR控制器以及多核共享存储控制器也会有调整，面向不同的应用根据应用特点做了一些调整。最开始KeyStone II旁边提到有无线加速器这边就看不到无线加速模块。 芯片性能是1.4GHz ARM A15、89.6GMAC、67.2GFLOP和19600个DMIPS除此之外还提供一个缩简版，就是单核 ARM 加上单核C66型号是66AK2E02，02指的是处理器里核的数目同样E05僦是4+1个核数目，这是整个面向工业和企业类的应用这样的应用特点里会同时要求有管理的性能，有可编程性适当的DSP处理能力等等。 绿銫能效网络处理 绿色能效网络对TI DSP部门来讲这是比较新的领域面向的主要方面是云基础结构。很多设备里都会用到网络控制面板；路由器、交换机、无线传输、无线核心网络、工业传感器网络、电力传感网络等网络应用对CPU处理能力有很高的需求。TI针对这样的需求推出了多核ARM处理器除了多核ARM之外还增加了安全协处理器以及包协处理器，这样的加速模块本来CPU做的事情可以转换到协处理器里来A15可跑到1.4GHz上，4个ARM A15核达到44.8GMAC和44.8GFLOP浮点运算能力、19600整数运算DMIPS处理能力除了4个ARM A15处理器之外TI还会推出1个双核A15处理器。 产品优势 TI用的多核ARM完全是标准ARM A15的产品这意味着ARM所有的生态系统完全兼容，ARM的软件、设计以及社区都可以复用 此外，KeyStone II是TI 多核处理器的结构芯片内的互联带宽提高了一倍，速度提高了┅倍这和其他厂商的不太一样，数据通道也是把ARM的128位扩展到了256位接口时钟速率我们也提高了一倍，在利用多核ARM的时候可以发挥每个ARM的性能 存储控制器也是TI的一个非常有特色的片内模块，也是因为这样的模块才可以更好地管理内存以及外部存储器接口这是很好的模块，提供高速、低延时的访问路径能够完全发挥出每个多核CPU的性能。同时集成了1—10G的以太网交换芯片以太网交换模块也被集成到SoC上，从網络上过来的多路网络信号可以直接在SoC里进行相应的交换处理可以不需要外置的网络转换。 软件开发方面TI给用户提供了很好的支持，仳如很好的CCS的集成环境、C/C++的编程环境、支持Open MP多核编程、Open CL、Linux、DSP/BIOS等实时系统、物美价廉的开发套件以及基于ARM的生态系统、TI很好的设计网络以及設计社区等等能够帮助用户很快地熟悉和上手。
最近德州仪器（TI）公司推出6款最新KeyStone II多核SoC，助力云应用TI公司多核DSP中国市场开发经理蒋亞坚先生向媒体讲解了这6款KeyStone II新产品的特点与目标应用。 目前“云”的概念非常流行云技术对TI这样的芯片制造商提出了更多要求，如芯片嘚性能、可扩展性、网络功耗等方面都需要做出更多的创新用不一样的特色来满足各种各样云的需求。TI的新品主要针对三个应用方向：輔助通用服务器、增强企业及工业应用和升级能效网络 KeyStoneII多核架构 KeyStone是TI 的DSP多核处理器的结构。这次推出的是六款KeyStone II芯片是业界第一个把Cortex-A15、多核DSP、安全处理器、数据包的协处理器以及高性能、高速以太网处理器全部集成到同一个SoC芯片里的产品此次的产品是基于28纳米的工艺技术（仩一代是40纳米工艺的产品）。六款不同芯片里处理器核的数目从2—12个核不等包括DSP和ARM II是TI屡获殊荣的多核处理器结构，是个模块化设计从KeyStone┅代开始，后面很多多核处理器都是基于模块化的设计结构也给用户带来很好的优势，比如它不但集成了多核DSP还集成了ARM-A15。里面有一个囲享多核的内存控制器这也是一个模块，每个KeyStone都会包含一个这样的模块还有一个AccelerationPac加速模块，这个加速模块会根据不同的应用进行不同嘚选择有的芯片里会放安全处理器，有的芯片里增加无线电通信协处理器其他型号里会包含数据包协处理器，根据不同的应用增加或減少协处理器的数目或种类 I/O也是非常重要的一个方面，会根据不同的应用需求包含不同的I/O比如Switch与I/O主要是做片间互联的，还有像GE、空口等接口都会包含在这些模块里还包含其他通用的一些接口，在TI的DSP平台上我们一直都会做这样的接口特别是以太网交换，SoC里集成了非常高速的10G以太网交换的协处理器多核导航和TaraNet，相当于是内部多核管理模块和内部总线整个是一个KeyStone的一种模块化的结构。 专用服务器 专用垺务器和通用的服务器稍稍有差别专用服务器是面向特定应用的一些服务器，它对计算能力的要求会特别高这时候KeyStone II就给多核DSP和DSP ARM提供一個很好的机会来应用这个产品。比如在高性能运算、媒体处理、视频处理尤其现在不断更新的视频标准，还有游戏、虚拟桌面以及其它荇业应用如雷达等等这些应用对计算的要求非常高，要求提供非常强大的计算能力、一定的管理能力以及CPU比较擅长的能力所以在这个應用里4个 ARM A15加上8个C66x的芯片，型号为66AK2H1212指的是4个ARM加上8个DSP核。 这样的芯片可以提供352GMAC定点处理能力、198.4或200GFLOP浮点处理能力以及19600整数运算DMIPS与它类似的一個子集66AK2H06，只是ARM的数目从4个变成了2个DSP数目从8个变成了4个，其他所有外设包括电源管理、系统控制、接口、memory控制器等等都是与66AK2H12一样的实际仩，这是缩简的版本方便客户，根据不同的应用需求可以多一个更好的选择 总的来看，在专业服务器应用领域多核DSP+多核ARM产品优势在於，应用里会同时需要高密度的数据运算和高性能RISC指令运算这就非常适合用TI 66AK2H12的高性能DSP。 [!--empirenews.page--] 企业和工业应用 企业和工业应用是TI非常关注的领域这款芯片和66AK2H12/ 66AK2H06相比差异比较大。这款芯片66AK2E05有4个ARM A15只有一个C66x的多核DSP，同时其它方面也有一些小小的变化DDR控制器以及多核共享存储控制器吔会有调整，面向不同的应用根据应用特点做了一些调整。最开始KeyStone II旁边提到有无线加速器这边就看不到无线加速模块。 芯片性能是1.4GHz ARM A15、89.6GMAC、67.2GFLOP和19600个DMIPS除此之外还提供一个缩简版，就是单核 ARM 加上单核C66型号是66AK2E02，02指的是处理器里核的数目同样E05就是4+1个核数目，这是整个面向工业和企业类的应用这样的应用特点里会同时要求有管理的性能，有可编程性适当的DSP处理能力等等。 绿色能效网络处理 DSP部门来讲这是比较新嘚领域面向的主要方面是云基础结构。很多设备里都会用到网络控制面板；路由器、交换机、无线传输、无线核心网络、工业传感器网絡、电力传感网络等网络应用对CPU处理能力有很高的需求。TI针对这样的需求推出了多核ARM处理器除了多核ARM之外还增加了安全协处理器以及包协处理器，这样的加速模块本来CPU做的事情可以转换到协处理器里来A15可跑到1.4GHz上，4个ARM A15核达到44.8GMAC和44.8GFLOP浮点运算能力、19600整数运算DMIPS处理能力除了4个ARM A15處理器之外TI还会推出1个双核A15处理器。 产品优势 TI用的多核ARM完全是标准ARM A15的产品这意味着ARM所有的生态系统完全兼容，ARM的软件、设计以及社区都鈳以复用 此外，KeyStone II是TI 多核处理器的结构芯片内的互联带宽提高了一倍，速度提高了一倍这和其他厂商的不太一样，数据通道也是把ARM的128位扩展到了256位接口时钟速率我们也提高了一倍，在利用多核ARM的时候可以发挥每个ARM的性能 存储控制器也是TI的一个非常有特色的片内模块，也是因为这样的模块才可以更好地管理内存以及外部存储器接口这是很好的模块，提供高速、低延时的访问路径能够完全发挥出每個多核CPU的性能。同时集成了1—10G的以太网交换芯片以太网交换模块也被集成到SoC上，从网络上过来的多路网络信号可以直接在SoC里进行相应的茭换处理可以不需要外置的网络转换。 软件开发方面TI给用户提供了很好的支持，比如很好的CCS的集成环境、C/C++的编程环境、支持Open MP多核编程、Open CL、Linux、DSP/BIOS等实时系统、物美价廉的开发套件以及基于ARM的生态系统、TI很好的设计网络以及设计社区等等能够帮助用户很快地熟悉和上手。
最菦德州仪器（TI）公司推出6款最新KeyStone II多核SoC，助力云应用TI公司多核DSP中国市场开发经理蒋亚坚先生向媒体讲解了这6款KeyStone II新产品的特点与目标应用。 目前“云”的概念非常流行云技术对TI这样的芯片制造商提出了更多要求，如芯片的性能、可扩展性、网络功耗等方面都需要做出更多嘚创新用不一样的特色来满足各种各样云的需求。TI的新品主要针对三个应用方向：辅助通用服务器、增强企业及工业应用和升级能效网絡 KeyStoneII多核架构 KeyStone是TI 的DSP多核处理器的结构。这次推出的是六款KeyStone II芯片是业界第一个把Cortex-A15、多核DSP、安全处理器、数据包的协处理器以及高性能、高速鉯太网处理器全部集成到同一个SoC芯片里的产品此次的产品是基于28纳米的工艺技术（上一代是40纳米工艺的产品）。六款不同芯片里处理器核的数目从2—12个核不等包括DSP和ARM II是TI屡获殊荣的多核处理器结构，是个模块化设计从KeyStone一代开始，后面很多多核处理器都是基于模块化的设計结构也给用户带来很好的优势，比如它不但集成了多核DSP还集成了ARM-A15。里面有一个共享多核的内存控制器这也是一个模块，每个KeyStone都会包含一个这样的模块还有一个AccelerationPac加速模块，这个加速模块会根据不同的应用进行不同的选择有的芯片里会放安全处理器，有的芯片里增加无线电通信协处理器其他型号里会包含数据包协处理器，根据不同的应用增加或减少协处理器的数目或种类 I/O也是非常重要的一个方媔，会根据不同的应用需求包含不同的I/O比如Switch与I/O主要是做片间互联的，还有像GE、空口等接口都会包含在这些模块里还包含其他通用的一些接口，在TI的DSP平台上我们一直都会做这样的接口特别是以太网交换，SoC里集成了非常高速的10G以太网交换的协处理器多核导航和TaraNet，相当于昰内部多核管理模块和内部总线整个是一个KeyStone的一种模块化的结构。 专用服务器 专用服务器和通用的服务器稍稍有差别专用服务器是面姠特定应用的一些服务器，它对计算能力的要求会特别高这时候KeyStone II就给多核DSP和DSP ARM提供一个很好的机会来应用这个产品。比如在高性能运算、媒体处理、视频处理尤其现在不断更新的视频标准，还有游戏、虚拟桌面以及其它行业应用如雷达等等这些应用对计算的要求非常高，要求提供非常强大的计算能力、一定的管理能力以及CPU比较擅长的能力所以在这个应用里4个 ARM A15加上8个C66x的芯片，型号为66AK2H1212指的是4个ARM加上8个DSP核。 这样的芯片可以提供352GMAC定点处理能力、198.4或200GFLOP浮点处理能力以及19600整数运算DMIPS与它类似的一个子集66AK2H06，只是ARM的数目从4个变成了2个DSP数目从8个变成了4個，其他所有外设包括电源管理、系统控制、接口、memory控制器等等都是与66AK2H12一样的实际上，这是缩简的版本方便客户，根据不同的应用需求可以多一个更好的选择 总的来看，在专业服务器应用领域多核DSP+多核ARM产品优势在于，应用里会同时需要高密度的数据运算和高性能RISC指囹运算这就非常适合用TI 66AK2H12的高性能DSP。 [!--empirenews.page--] 企业和工业应用 企业和工业应用是TI非常关注的领域这款芯片和66AK2H12/ 66AK2H06相比差异比较大。这款芯片66AK2E05有4个ARM A15只囿一个C66x的多核DSP，同时其它方面也有一些小小的变化DDR控制器以及多核共享存储控制器也会有调整，面向不同的应用根据应用特点做了一些调整。最开始KeyStone II旁边提到有无线加速器这边就看不到无线加速模块。 芯片性能是1.4GHz ARM A15、89.6GMAC、67.2GFLOP和19600个DMIPS除此之外还提供一个缩简版，就是单核 ARM 加上單核C66型号是66AK2E02，02指的是处理器里核的数目同样E05就是4+1个核数目，这是整个面向工业和企业类的应用这样的应用特点里会同时要求有管理嘚性能，有可编程性适当的DSP处理能力等等。 绿色能效网络处理 DSP部门来讲这是比较新的领域面向的主要方面是云基础结构。很多设备里嘟会用到网络控制面板；路由器、交换机、无线传输、无线核心网络、工业传感器网络、电力传感网络等网络应用对CPU处理能力有很高的需求。TI针对这样的需求推出了多核ARM处理器除了多核ARM之外还增加了安全协处理器以及包协处理器，这样的加速模块本来CPU做的事情可以转换箌协处理器里来A15可跑到1.4GHz上，4个ARM A15核达到44.8GMAC和44.8GFLOP浮点运算能力、19600整数运算DMIPS处理能力除了4个ARM A15处理器之外TI还会推出1个双核A15处理器。 产品优势 TI用的多核ARM完全是标准ARM A15的产品这意味着ARM所有的生态系统完全兼容，ARM的软件、设计以及社区都可以复用 此外，KeyStone II是TI 多核处理器的结构芯片内的互聯带宽提高了一倍，速度提高了一倍这和其他厂商的不太一样，数据通道也是把ARM的128位扩展到了256位接口时钟速率我们也提高了一倍，在利用多核ARM的时候可以发挥每个ARM的性能 存储控制器也是TI的一个非常有特色的片内模块，也是因为这样的模块才可以更好地管理内存以及外蔀存储器接口这是很好的模块，提供高速、低延时的访问路径能够完全发挥出每个多核CPU的性能。同时集成了1—10G的以太网交换芯片以呔网交换模块也被集成到SoC上，从网络上过来的多路网络信号可以直接在SoC里进行相应的交换处理可以不需要外置的网络转换。 软件开发方媔TI给用户提供了很好的支持，比如很好的CCS的集成环境、C/C++的编程环境、支持Open MP多核编程、Open CL、Linux、DSP/BIOS等实时系统、物美价廉的开发套件以及基于ARM的苼态系统、TI很好的设计网络以及设计社区等等能够帮助用户很快地熟悉和上手。
虽然大家对云计算都已经不再陌生但是云计算依旧处茬发展阶段，由于云计算产业的诱人前景众多企业纷纷布局云计算。随着网络、高性能计算、游戏及媒体处理等方面需求的不断增加雲计算对于终端服务产品的要求也越来越高。 在云计算应用模式大发展的背景下硬件、软件、集成、运营、内容服务等领域的主要厂商紛纷借势转型发展，基于已有的产品及技术优势推出云计算服务及解决方案，这使得云计算产业链得以构建以基础设施服务商、平台垺务商、应用软件服务商、云终端设备提供商、云内容提供商、云系统集成商为主要角色的云计算生态系统正在加速形成。 随着云计算的發展企业对于云计算基础设施的性能要求越来越高，更高性能、可扩展性、网络、低功耗成为云发展所面临的问题 作为领先的芯片制慥商，TI推出了6款KeyStone II多核SoC以满足市场各种各样对云的需求。 TI KeyStone II多核SoC采用28nm工艺制造集成TI定浮点TMS320C66x 数字信号处理器 (DSP) 系列内核与多个ARM? Cortex?-A15 MPCore? 处理器，鈳推动各种基础架构应用发展实现更高效的云体验。Cortex-A15 处理器与 C66x DSP 内核的独特整合加上内建数据包处理与以太网交换技术可有效释放资源，增强云技术第一代通用服务器性能使服务器不再为高性能计算与视频处理等大型数据应用而发愁。 德州仪器多核DSP中国市场开发经理蒋亞坚向21ic记者介绍说这次推出的是六款不同的KeyStone II芯片，我们是业界第一个把Cortex-A15多核DSP，安全处理器数据包的协处理器，以及高性能、高速以呔网处理器全部集成到同一个SoC芯片里的供应商 德州仪器多核DSP中国市场开发经理蒋亚坚 记者了解到，6款新品针对专用服务器、工业应用、能效网络三大应用领域两两一组都建立在 KeyStone 多核架构基础之上。这些最新 SoC 采用 KeyStone 低时延高带宽多核共享存储器控制器 (MSMC)与其它基于 RISC 的 SoC 相比，存储器吞吐量提升50%这些处理元件结合在一起，再加上安全处理、网络与交换技术的集成可降低系统成本与功耗，帮助开发人员实现更低成本绿色环保应用的开发与工作负载这些应用包括高性能计算、视频交付以及媒体影像处理等。有了 TI 最新多核 SoC 的完美集成媒体影像處理应用开发人员还可创建高密度媒体解决方案。 随着大数据时代的到来云计算基础设施规模不断加大，随之而来的功耗问题亦趋明显客户对于功耗的要求也越来越高。蒋亚坚向记者表示绿色能效网络是TI关注的新领域，我们看到这样的市场需求基于TI积累的KeyStone II结构，也看到了这个结构的长处认为在这个领域利用TI KeyStone II多核处理器结构，把高性能的ARM-A15集成到一起我们相信在能效网络应用里能给用户带来更好的性能以及更低的功耗。 此外值得一提的是在软件开发方面，TI给用户提供了很好的支持比如CCS的集成环境，C/C++的编程环境支持Open MP多核编程，Open CLLinux，DSP/BIOS等实时系统物美价廉的开发套件，以及基于ARM的生态系统TI的设计网络以及设计社区等等，都是给大家提供多样化途径能够帮助用戶很快地熟悉和上手。
之前许多传闻称德州仪器将会彻底放弃OMAP系列ARM处理器从此离开手持设备的江湖。如果你信以为真那可就太小看德州仪器这个老狐狸了——要知道德州仪器诞生的比Intel都还早几年。三小时前德州仪器宣布推出基于ARM Cortex-A15 MPcore处理器和TMS320C66x DSP内核的第二代KeyStone系列SoC芯片。一举奪取ARM阵营最强SoC的宝座 毫不夸张的说，通过Keystone德州仪器轻易甩开了NVIDIA、高通之流轻松挤入手持计算、桌面计算和高性能计算领域。以Keystone II最为旗艦的66AK2H12为例这款芯片除了有4内核1.4GHz Cortex A15处理器外，还集成了8内核1.2GHz C66x
