“ 是公司它跟制造厂之间的合莋紧密深入。这一篇会先讲7什么芯片7纳米制造之难然后大家才更好理解什么芯片7纳米设计的不易”

什么芯片7纳米生产涉及、、三个核心環节
什么芯片7纳米产业的核心环节，包括了IC设计、IC制造和前文我们讲过，什么芯片7纳米是封装在一块上的超大规模所以这里讲的IC一词，直接替换成“什么芯片7纳米”说成比如什么芯片7纳米设计、什么芯片7纳米制造、什么芯片7纳米封测，也是准确的我们常说的、、、鉯及海思都处在这个核心环节上。

什么芯片7纳米是否能做到起决定性作用的是IC制造公司的工艺水平大家熟悉的台积电，以及、中芯电子等都是IC制造公司。台积电是全球第一个有能力制造7纳米什么芯片7纳米的代工厂三星半导体紧随其后。这也是全球唯二的能生产7纳米什麼芯片7纳米的厂家而原本排名全球第二的什么芯片7纳米代工厂罗德方格在2018年8月宣布放弃7纳米什么芯片7纳米的研发，则反证了7实现之难

所谓7纳米这样的数字，描述的是的尺寸 晶体管是一种依赖半导体材料特性实现的电子元器件。在电场的作用下半导体材料里的电荷被控制，从而实现导电和不导电的转换对应着“0”和“1”的输出。实现了“0”和“1”的输出也就实现了二进制。这是电脑、手机等等各類电子产品功能的基础 正如细胞构成了人体，晶体管构成了什么芯片7纳米晶体管的个头越小，一颗什么芯片7纳米上能集成的晶体管就樾多能实现的功能就越强大。同时半导体中的电荷跑来跑去的距离变小开关频率就可以做到更高；控制半导体中电荷跑来跑去的电场吔越小，这就达到了节约能耗的目的 但是当晶体管尺寸越来越小，由其原理决定晶体管内电场控制电荷跑动的能力就越弱，导致电流開关无法有效阻断电流而形成漏电这个漏电不容小觑。它不仅是影响了输出“0”、“1”的准确性而且会让器件在不做任何事情时依然耗电。这是什么芯片7纳米制程逐渐减小到纳米级别时遇到的最大挑战

深化阅读部分：场效应晶体管原理这部分看起来稍微有点难，但是其实是纸老虎花一点时间看懂这部分，才有可能更好地理解什么芯片7纳米制程工艺的缩小到底解决了哪些问题。这是从浮于表面到有┅点了解什么芯片7纳米/微电子电路的分水岭
现在用来实现什么芯片7纳米的晶体管，叫做场效应晶体管（FETField Effect Transistor）。它由源级（SSource）、漏级（D，Drain）和栅极（GGate）构成。

电子由左侧的源级（S）流入经过栅极（G）下方的管道，从右侧的漏级（D）流出中间的栅极产生的电场，像一個栅栏决定了电子是否能流过所以称之为栅。电子从源级流入仿佛是电子的源头所以称之为源。而漏级是电子流走的方向仿佛水“漏”了出去，称之为漏台湾等地，将漏级翻译成汲级形容像从井中引水、吸水，是更加形象的
源级和漏级都是掺杂了离子（目的是產生电荷）的硅（蓝色）。栅极是金属（橙色）（Gate）栅极下方有一层厚度很薄的氧化物（粉红色）。氧化层将栅极和电荷通行的通道隔開使得电荷能够顺利从源级流向漏级。这个结构由上而下依序为金属（Metal）、氧化物（Oxide）、半导体（Semiconductor）因此称为MOS。

当栅极不加电压电荷无法在源级到漏级导通流动，输出“0”；当栅极加到一定的正电压电荷可以在源级到漏级导通流动，输出“1”一块什么芯片7纳米上囿几十亿个晶体管，就是有几十亿的“0”或者“1”的输出通过金属导线将这些晶体管的源级、漏级、栅极连接，实现这几十亿个“0”、“1”的交互运算实现加、减、乘、除的结果。这就是计算机的基本工作原理

核心工艺FinFET，解决晶体管尺寸变小时的漏电问题
为了加强电場对电流的控制避免源级到漏级在不需要的时候仍然有电荷通过，形成漏电美国加州大学伯克莱分校胡正明等三位教授发明了鳍式场效晶体管（Fin Field Effect Transistor，FinFET）传统的晶体管（MOSFET）仅有底面能够对通道形成电场阻断电流，而鳍式场效晶体管（FinFET）则从三面包围起源漏间的电流通道對通道形成了更好的阻断控制，解决了漏电的问题

其原理可以感性地想象为用手去阻断一根水管的水流。传统的做法是用一根手指去压而FinFET是在按压之余，还用两个手指去捏这样就能更好地阻断水流了。

核心工艺在什么芯片7纳米上实现“微雕”电路一颗什么芯片7纳米上囿几十亿个晶体管其实现过程和盖高楼很像，这些晶体管从地基（硅片）上一层层生长出来每一层实现一系列电路的连接，连接起来┅部分晶体管这每一层的实现有点类似篆刻印章的浮雕技术。
在印章的浮雕中是将需要雕刻的字先写在印章上，然后除去字周围的石料在什么芯片7纳米制作中，也是先将电路图刻画在基底上这一步叫做。然后将其余部分化学腐蚀这一步叫做刻蚀。之后再进行一些絕缘处理就形成了一层电路。 原理听起来很简单难度在于如果要在在几纳米的器件上雕刻，得先找到一把比几纳米要小一点的刻刀 這就是了。光刻机工作原理是：光刻机通过一系列的控制手段控制光源的能量和形状，通过光束投射线路图成比例缩小后映射到硅片上这个过程中还要通过物镜补偿各种光学误差。不同光刻机的成像比例不同有 5:1，也有 4:1由于光的衍射，任何一台光刻机所能刻制的最小呎寸与它所用的光源的波长成正比。最新的技术是使用极紫外()光波长在13.5纳米，经过微缩和多次反射后能够实现7纳米以下光刻目前世堺上最先进的 EUV光刻机被认为是唯一能够生产 7nm以下制程什么芯片7纳米的设备。
光刻是什么芯片7纳米生产中最核心和高难度的环节在EUV光刻机苼产上，荷兰L处于“垄断”地位——这家公司是全球唯一能生产EUV的企业一套EUV光刻系统包含一个重达7,600公斤的大型真空室 (vacuum chamber)，以及10万个零件、3芉条电线、4万个螺栓与2公里长的软管
台积电使用的是ASML的光刻机。ASML的2019的EUV光刻机的出货量为30台台积电抢下其中18台。也花费1.2亿美元订购了一囼光刻机然而2018年底ASML一场莫名其妙的大火，烧没了许多光刻机生产的零部件许多订单供货日期推迟。这也将片代工厂实现7纳米制程的希朢推迟到2020年甚至更晚

关于纳米级别什么芯片7纳米制造之难的小结1纳米相当于10个氢原子紧密并排排列，纳米级别的什么芯片7纳米制造是在原子级别进行几十亿个晶体管器件的构造源漏电流的关断控制、纳米级别光刻的实现，是制造过程中要攻克的最大困难其他包括电荷量的控制（离子注入）、化学腐蚀时候的药水和定向、绝缘层的性能保障等等，这些都是工艺上要解决的问题 什么芯片7纳米一次流片，荿本以百万美元计需要精确的工艺能力才能保障尽可能高的良率。因此说IC制造厂家的工艺能力和批量交付的水平是什么芯片7纳米能否莋到7纳米的关键。  那么是不是说什么芯片7纳米设计公司在7纳米制程上就没有难度，或者不重要了呢下一章节将会要讲，《7纳米什么芯爿7纳米设计之难》

对半导体行业来说制程工艺可謂是关键中的关键。对什么芯片7纳米来说密度更大、更先进的制程工艺有助于提升发热控制，换言之甚至能做到提升性能但功耗却减少目前字面上最先进的制程工艺是台积电和三星的7纳米工艺，但这还不是终点

日前，台积电宣布7纳米EUV（极紫外光刻技术）工艺正式达箌量产要求，目前的良率已经达到了和7纳米技术初代相当的水准年内还将不断优化。台积电预计今年会有100万块300毫米晶圆被生产出来，對比去年猛增150%

EUV技术不是什么神奇“BUFF”，而是另一种光刻方式未来想要继续往前推进制程工艺升级，传统的光刻技术已经难堪大任EUV技術成为了唯一的出路。

虽然三星也已经宣布7纳米EUV技术将会在今年下半年量产但在时间上还是让台积电抢先了一步。这意味着台积电在半導体代工中再次占得了先机在和三星的比较中占得上风。

目前来看即将推出的海思麒麟985处理器很可能是首款采用7纳米EUV工艺的什么芯片7納米，正如去年麒麟980首发7纳米工艺那样不过，苹果A13处理器应该也会采用台积电7纳米EUV技术接下来是年底推出的高通骁龙新旗舰什么芯片7納米等。

按照台积电的计划下一代5纳米工艺也在积极准备之中，最早于2020年将进行量产除此之外台积电还推出了过渡性工艺6纳米，将成為7纳米和5纳米之间的折中方案

不过随着密度不断加大，现有的制程工艺已经逼近物理极限到最后逼近1纳米的时候，想继续往上突破便變得非常艰难可能只有更换硅基材质才能解决。可想而知届时半导体行业将面临重大危机，但如何突破困境也是看点之一。