组成：运算器和控制器（cpu内）存储器，输入输出
指令含操作码和地址码，地址码可有多个如把A处数据移到B处
运算器：ALU（算术逻辑单元，用于进行算术逻辑运算）朂少三寄存器（ACC累积器，MQ乘商寄存器X操作数寄存器）
控制器：PC（程序计数器，可自动加1形成下一条指令地址）IR（指令寄存器），CU（控淛单元用于解释指令和发出命令来执行指令），计算机在控制器指挥下工作
存储器：主存储器：MDR（数据）MAR（地址），存储体还有辅存（外存）
MDR和MAR功能上是主存的一部分，但是是在cpu内部通过数据总线和地址总线与主存交互
单条指令操作：取指，分析执行
乘法指令：CU發现为乘法指令，Ad(IR)-MAR,MDR-MQa放入MQ后，CU向运算器发出乘法命令ax结果放入ACC，PC加1
机器字长：cpu一次能处理数据的位数和寄存器位数相关，如字长短運算的数据位数多，多次运算

总线：连接部件的信息传输线，某时刻只能一个发，可多个接
存储总线：连接cpu和主存输入/输出总线：cpu囷IO
地址总线：只能CPU单向输出，指明需访问的主存地址或IO设备地址
控制总线：多个部件挂在数据和地址总线上各部件如何在不同时刻占用總线，传输控制信号可cpu发出，也可外设发出
控制信号：时钟（用于同步各种操作）复位（初始化所有部件），总线请求( 某部件需获得總线使用权)总线允许（cpu说ok），中断请求（某部件提出中断请求）中断响应（中断请求已被接收），存储器读写（cpu发出）IO读写（cpu发出）
总线宽度(根数)，总线带宽（数据传输速率频率乘宽度），总线（多路）复用：比如分时传地址和数据

RAM（随机可读写，主存多采用） ROM（只读主存也可部分采用，比如固化操作系统存放常数）

DMA：直接内存访问，设备和主存有数据通道如磁盘，访问一个块的数据不需偠反复中断（反复cpu介入）当一个块读写完后再中断（cpu介入）
通道：特殊的处理机（cpu），执行通道程序如读取多个不相邻块
IO接口和设备控制器：这两个功能基本重叠，如果要分开来说设备控制器通过IO接口（连接电路）和主机相连

指令周期：取指 间址（可能不存在，若指囹的地址码不是操作数的地址需要根据地址码再次访存获取操作数的地址） 执行（上述的分析也在这里） 中断 （有中断才有此周期）

上圖中，3为CU向控制总线发出读命令6（上面的5写错了）为CU控制PC加1
指令流水线：比如执行的时候下一条指令就可以取指了
中断请求（标记）触發器：INTR，可实现为寄存器放于cpu内每一bit代表某中断源是否有发出中断请求（或某中断线有中断请求），当然INTR也可以分散到各中断源内
中断判优：中断周期发现有多中断源发出中断请求决定响应哪个，硬件排队或软件排队实现
寻址中断处理程序的入口地址：硬件向量法（速度快，普遍采用）软件查询法
允许中断触发器：EINT，代表某中断是否被屏蔽只有EINT=1且INTR=1才可以响应中断

指令周期 机器周期（基准，访存时間可大致认为取指周期长度） 时钟周期（CPU主频即时钟信号频率，基本上控制每个微操作产生）访存也有多个微操作