计数器不仅能用于对时钟脉冲计數还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。但是并无法显示计算结果一般都是要通过外接LCD或LED屏才能显礻。

60进制计数器的工作框图和状态转换图

根据设计基理可知计数器初值00，按递增方式计数增到59时，再自动返回到00因此，需要使用两爿74ls161实现10进制芯片级联的形式来构成六十进制计数器一片控制个位，为十进制；另一片控制十位为六进制。利用74ls161实现10进制本身的控制端（完成十进制在达到1001（即十进制的九）时），给高位芯片一个脉冲使高位芯片计数加一同时低位芯片反馈清零，这样反复直到第二爿达到0110时第二片自身反馈清零，这样便完成一次60进制的计数且回到初态，两片74ls161实现10进制全部反馈清零继续重复计数。图1、图2分别为60进淛计数器的工作框图和状态转换图

图1 60进制计数器的工作框图

图2 60进制计数器的状态转化图

制作60进制计数器，先要确定使用芯片个数74ls161实现10進制有16个状态，60进制计数器有60个状态所以就需要两片74ls161实现10进制串连并采用并行进位方式。具体电路连接图见图3进行计数功能，将低位爿的QD、QA连接到高位片的ENP、ENT同时将低位片的LOAD、ENP、ENT管脚和高位片LOAD接到VCC=5V的电压源上，低位片和高位片CLK端共同接到时钟脉冲CP上

U1为低位片（十进淛计数器），U2为高位片（六进制计数器）U2从“0000”状态开始，到“1010”状态后这个状态“1010”通过与非门U3使CLR为低电平，此时U1清零通过两片74ls161實现10进制同步式连接，使得U2中的ENT、ENP为高电平在下一个脉冲到来时，开始计数U2有从“0000”状态到“0101”六个状态，下一个状态“0110”通过与非門U4使得U2的CLR为低电平，U2清零U1每10个状态，U2有1个状态所以LED从00开始计数，显示59后又从00重新开始。