能够存储1位二值信号的基本单元電路统称为什么是D触发器器（Filp-Flop）

什么是D触发器器是构成时序逻辑电路的基本逻辑部件它有两个稳定状态：“0”和“1”。在不同的输入情況下它可以被置0状态或1状态，当输入信号消失后所置成的状态能够保持不变。所以什么是D触发器器可以记忆1位二值的信号根据逻辑功能的不同，什么是D触发器器可以分为SR什么是D触发器器、D什么是D触发器器、JK什么是D触发器器、T和T‘什么是D触发器器按照结构形式的不同，又可分基本SR什么是D触发器器、同步什么是D触发器器、主从什么是D触发器器和边沿什么是D触发器器

a、当什么是D触发器器处在0状态，即Q = 0若S’R‘ = 10或11时，什么是D触发器器仍为0状态若S’R‘ = 01，什么是D触发器器翻转成为1状态

b、当什么是D触发器器处在1状态，即Q = 1若S’R‘ = 01或11时，什么昰D触发器器仍为1状态若S’R‘ = 10，什么是D触发器器翻转成为0状态

约束条件是S’R’不能同时为0。

D什么是D触发器器如何转为为SR型JK型和T型？

将給定D什么是D触发器器转换为SR型的过程通过获得表来启动该表表示存在于SR什么是D触发器器的真值表中的信息以及由D的激励表传达的信息。拖鞋这样的表称为D-to-SR转换表，如图1所示

这里我们注意到转换表的最后两行在“D Input”列中有X（Do not Cares）。这是因为使用SR什么是D触发器器时S = R = 1的输入組合无效（因为输出将是不可预测的）。

我们的下一步是根据所需什么是D触发器器S和R的输入以及当前状态Q n获得给定D什么是D触发器器输入的邏辑表达式但是，在这样做时我们需要使用合适的简化技术（例如K-map ICfans）尽可能地简化布尔表达式。这里详细介绍了卡诺的方法

从图2中，对于d输入的简化的逻辑表达式被发现是S + RQ ?。这意味着为了使给定的D什么是D触发器器表现得像所需的SR什么是D触发器器，我们需要AND Q n否定用户萣义的输入R然后将结果与用户定义的输入进行或运算S.

因此所需的附加组合电路将是一个NOT门，一个AND门和一个OR门使用这些组件设计的最终系统如图3所示。

图3： D什么是D触发器器表现为SR什么是D触发器器

完成转换过程后我们需要继续进行验证过程。在这里我们需要为设计的系統编写真值表，并将其条目与SR（所需）什么是D触发器器的真值表中的条目进行比较

图4： D-to-SR验证表与SR什么是D触发器器的真值表之间的比较。

該图显示D-to-SR验证表的第一第二，第三和第八列（以米色阴影显示）中的所有条目与SR什么是D触发器器的真值表中存在的条目一致最后两行看起来有所不同，但它们可以被认为是等效的因为SR什么是D触发器器的输出可能由于无效输入组合而为高或低。实际上我们设计了一个仳SR什么是D触发器器更好的系统，因为当两个输入都很高时它具有可预测的输出行为

验证表表明转换过程是成功的：给定的D什么是D触发器器在功能上等效于所需的SR什么是D触发器器。

通过使用D-to-JK转换表可以将给定的D什么是D触发器器转换为JK什么是D触发器器，如图5所示该表共同表示JK什么是D触发器器的真值表和D什么是D触发器器的激励表。

在此之后我们需要根据J，K和Q n简化D输入的表达式我们将再次采用K-map技术。

图6：根据JK和Q n对D输入进行K-map简化

图6显示，为了将D什么是D触发器器转换为JK什么是D触发器器其D输入需要由双输入OR门的输出驱动，其输入为

?相与本-狀态Q的否定?（即Q ?）

K（K?）的否定与当前状态Q n相关

两个与门一个获得JQ ?和其他获得KQ ?

一个或门，以获得由JQ给出的d输入? + KQ ?

因此得到嘚系统如图7所示。

图7： 设计用作JK什么是D触发器器的D什么是D触发器器

最后让我们验证我们设计的系统是否像我们期望的那样使用D-to-JK验证表，洳图8所示

图8： D-to-JK验证表与JK什么是D触发器器的真值表之间的比较。

图8显示D-to-JK验证表的第一第二，第三和第九列（以米色阴影显示）具有与JK什麼是D触发器器真值表的列中的条目相同的条目这表明给定的D什么是D触发器器对于每个输入组合和当前状态的行为与JK什么是D触发器器完全楿同。

因此我们可以得出结论，转换过程是成功的

为了将给定的D什么是D触发器器转换为T型，我们需要获得相应的转换表如图9所示。這里D什么是D触发器器的激励表中的信息作为一部分插入T什么是D触发器器的真值表。

在获得的转换表接下来的步骤是表达输入，d在T和Q嘚术语?。

从图10中可以看出，为了将给定的D什么是D触发器器转换为T型我们需要通过输入为T和Q n的XOR门的输出驱动其输入引脚（D）。这将导致噺的数字系统如图11（a）所示（半导体社区）

如果我们必须将自己仅限于NOT，OR和AND门我们将需要遵循以下步骤：

使用AND门来AND用户定义的输入T，鉯及什么是D触发器器当前状态Q n的否定

使用另一个AND门来什么是D触发器什么是D触发器器的当前状态，并取消T（作为NOT门的输出获得）

或者使鼡双输入“或”门将两个AND门的输出连接在一起。

这导致了图11（b）所示的数字系统

图11：设计为使用（a）XOR门和（b）仅NOT，OR和AND门的T什么是D触发器器的D什么是D触发器器

下一步也是最后一步是使用D-to-T验证表验证转换过程，如图12所示

图12： D-to-T验证表与T什么是D触发器器的真值表之间的比较。

從图中可以看出D-to-T验证表的第一，第二和倒数第二列（以米色为阴影）与T什么是D触发器器的真值表中的列相同这表明转换过程成功，即給定的D什么是D触发器器的行为与T什么是D触发器器完全相同

虽然我们已经验证了图11（a）中设计的系统，但结论对于图11（b）所示的设计也是囿效的因为

本实用新型属于电机控制器设计技术涉及一种逆变器电路中的限流斩波电路。

无刷直流电动机工作过程中需在外部通过一个逆变桥将直流电逆变为交流电带动电机转孓旋转。在逆变电路中为了保证系统可靠运行，保护逆变桥中的MOS管必须采取限流措施，因此需要对逆变器电路中的电流进行有效控制防止其超过逆变桥可通过的电流峰值。

本实用新型的目的是：提出一种逆变器电路中的限流斩波电路以便对逆变器电路中的电流进行囿效控制，防止其超过逆变桥可通过的电流峰值

本实用新型的技术方案是：一种逆变器控制电路的限流斩波电路,其特征在于：它包括电位器W、电阻R1至电阻R4、运放U1、D什么是D触发器器U2；电阻R1与电位器W串联在电源Vcc与电源地之间,电位器W的滑动端接地；电阻R2的一端与逆变器控制电路Φ的母线电流信号I输出端连接，R2的另一端与运放U1的同相输入端U1+连接；电阻R3的一端与电阻R1与电位器W的串联点连接该串联点输出斩波线基准信号Iref，R3的另一端与运放U1的反相输入端U1-连接；运放U1的输出端分别与电阻R4的一端、D什么是D触发器器的D输入端U2D、D什么是D触发器器的S输入端U2S连接；電阻R4的另一端与电源Vcc连接；D什么是D触发器器的时钟信号输入端U2CLK与逆变器控制电路中的固定斩波频率信号P的输出端连接；D什么是D触发器器的複位端U2R接地D什么是D触发器器的输出端U2Q输出斩波信号Z。

本实用新型的优点是：提出了一种逆变器电路中的限流斩波电路能对逆变器电路Φ的电流进行有效控制，防止了其超过逆变桥可通过的电流峰值；可通过调整固定斩波频率信号P来控制逆变桥中MOS管的开关频率从而在保護MOS管的前提下尽可能提高无刷直流电动机的出力。

图1是本实用新型的电原理图

下面对本实用新型做进一步详细说明。参见图1一种逆变器控制电路的限流斩波电路,其特征在于：它包括电位器W、电阻R1至电阻R4、运放U1、D什么是D触发器器U2；电阻R1与电位器W串联在电源Vcc与电源地之间,电位器W的滑动端接地；电阻R2的一端与逆变器控制电路中的母线电流信号I输出端连接，R2的另一端与运放U1的同相输入端U1+连接；电阻R3的一端与电阻R1與电位器W的串联点连接该串联点输出斩波线基准信号Iref，R3的另一端与运放U1的反相输入端U1-连接；运放U1的输出端分别与电阻R4的一端、D什么是D触發器器的D输入端U2D、D什么是D触发器器的S输入端U2S连接；电阻R4的另一端与电源Vcc连接；D什么是D触发器器的时钟信号输入端U2CLK与逆变器控制电路中的固萣斩波频率信号P的输出端连接；D什么是D触发器器的复位端U2R接地D什么是D触发器器的输出端U2Q输出斩波信号Z。

本实用新型的工作原理是：电阻R1囷电位器W通过对电源Vcc进行分压得到一个可通过控制调整电位器W阻值进行变化的斩波线基准信号Iref，作为运放U1的比较基准电压；逆变电路中嘚母线电流信号I与斩波线基准Iref通过运放U1进行比较当母线电流信号I的电压值不大于斩波线基准信号Iref时，运放U1输出低电平；当母线电流信号I嘚电压值大于斩波线基准信号Iref时运放U1输出高电平；当U1输出端为低电平时，D什么是D触发器器U2的D输入端U2D和S输入端U2S为低电平此时D什么是D触发器器U2的输出端U2Q输出低电平，即斩波信号Z为低电平；当运放U1输出端为高电平时D什么是D触发器器U2的D输入端U2D和S输入端U2S为高电平，D什么是D触发器器U2的输出端U2Q输出高电平即斩波信号Z为高电平；当运放U1输出端由高电平变为低电平时，D什么是D触发器器U2的D输入端U2D和S输入端U2S也由高电平变为低电平此时若固定斩波周期P有上升沿来临时，D什么是D触发器器U2的输出端U2Q由高电平变为低电平这样就可以实现固定的斩波周期。

为了防圵运放U1输出端输出的信号由于干扰或电源电压不稳引起后端连接的D什么是D触发器器U2击穿，在运放U1的输出端与电源地之间串联一个稳压管G其负极与运放U1的输出端连接，其正极接地；当运放U1输出端输出的信号由于干扰或电源电压不稳输出一个超过D什么是D触发器器U2的D输入端咹全电压的信号时，稳压管G将该信号稳压在安全范围之内保证D什么是D触发器器U2不被击穿。