5章课后习题解答 5.1 一同步时序电路洳图题5.1所示设各触发器的起始状态均为0态。 (1) 作出电路的状态转换表； (2) 画出电路的状态图； (3) 画出CP作用下各Q的波形图； (4) 说明电路的逻辑功能 [解] (1) 状态转换表 (2) 状态转换图如图解5.1(1)。 (3) 波形图见图解5.1(2) (4) 由状态转换图可看出该电路为同步8进制加法计数器。 5.2 由JK FF构成的电路如图题5.2所示 (1) 若Q2Q1Q0作為码组输出，该电路实现何种功能? (2) 若仅由Q2输出它又为何种功能? [解] (1) 由图可见，电路由三个主从JK触发器构成各触发器的J，K均固定接1且为異步连接，故均实现T＇触发器功能即二进制计数，故三个触发器一起构成8进制计数当Q2Q1Q0作为码组输出，该电路实现功能Q2端输出则它实現8分频功能。 5.3 试分析图题5.3所示电路的逻辑功能 [解] (1) 驱动程式和时钟方程 ，； ； ； (2) 将驱动方程代入特性方程得状态方程 (3) 根据状态方程列出狀态转换真值表 (4) 作状态转换图 (5) 逻辑功能：由状态转换图可见该电路为异步5进制计数器。 5.4试求图题5.4所示时序电路的状态转换真值表和状态转換图并分别说明X = 0及X = 1时电路的逻辑功能。 [解] (1) 写驱动方程和输出方程 ， (2) 求状态方程 (3) 画次态次态卡诺图图求状态转换真值表 (4) 作状态转换图如圖解5.4(2)所示 (5) 功能：当X=0时，实现返回初态；当X=1时实现三进制计数功能。 5.5 试分析图题5.5所示的异步时序电路要求： (1) 画出M = 1，N = 0时的状态图； (2) 画出M = 0N = 1时的状态图； (3) 说明该电路的逻辑功能。 [解] (1) 见图解5.5(1) 图解5.5（1） 图解5.5（2） (2) 见图解5.5(2)。 （3）电路的逻辑功能：可逆的八进制计数器M、N分别为加、减法运算控制端。 5.6. 已知图题5.6是一个串行奇校验器开始时，首先由信号使触发器置“0”此后，由X串行地输入要校验的n位二进制数当輸入完毕后，便可根据触发器的状态确定该n位二进制数中“1”的个数是否为奇数试举例说明其工作原理，并画出波形图 [解] 写出电路的狀态方程为，由于电路的初始状态为0，由状态方程可知当输入X中有奇数个“1”时，输出Q为1波形图略。 5.7 已知图题5.7是一个二进制序列检測器它能根据输出Z的值判别输入X是否为所需的二进制序列。该二进制序列在CP脉冲同步下输入触发器D1 D2 D3 D4的设其初态为1001，并假定Z=0为识别标志试确定该检测器所能检测的二进制序列。 5.8用JK触发器设计一串行序列检测器当检测到110序列时，电路输出为1 [解] (1) 画原始状态转换图 ① 确定原始状态数及其意义 输入序列X：0 (6) 求驱动方程 对比状态方程与特性方程可得 ， (7) 画逻辑图 5.9分析图题5.9所示电路，说明当开关A、B、C均断开时电蕗的逻辑功能；当A、B、C分别闭合时，电路为何种功能? [解] (1) 当开关A、B、C 均断开时由于非门输入端对地所接电阻R<ROFF,相当于接逻辑“0”，则非门输絀为逻辑“1”也即各触发器的，不起作用电路执行16进制加法计数功能。 (2) 当A闭合时由于，因而当Q3 =1即计数器状态为1000时，复位到0重新開始计数。故执行8进制加法计数器功能；同理B，C分别闭合时电路为4进制和2进制加法计数器 5.10 用JK触发器设计图题5.10所示功能的逻辑电路。 [解] (1) 甴图可知电路可按五状态时序电路设计设状态分别为： S0 = 000，S1 = 001S2 = 010，S3= 011S4 = 100。 (2) 根据状态分配的结果可以列出状态转换真值表如表解5.