vivavo仿真clk输出为高阻z?

版权声明:本文为博主原创文章遵循 版权协议,转载请附上原文出处链接和本声明

仿真时候需要将MIF文件添加到ModelSim仿真工程中!

运行一次编译和仿真后,会看到自动生成嘚.ver文件该文件名同你的MIF文件。

发布了15 篇原创文章 · 获赞 9 · 访问量 7万+

}

仿真IP核必须将对应的库添加最恏要找到.v文件放在你的源文件的文件夹中一起做仿真。祝你好运

你对这个回答的评价是

下载百度知道APP,抢鲜体验

使用百度知道APP立即抢鮮体验。你的手机镜头里或许有别人想知道的答案

}


把50Hz的时钟通过PLL输出160MHz但是仿真结果却是高阻态,这是怎么回事啊在quartusII内部仿真和modelsim上仿真结果都是高阻态,不能正确输出求助大家啊

}

我要回帖

更多关于 clk 的文章

更多推荐

版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。

点击添加站长微信