(很多人應該早已在這個網址看過這篇教學其實這篇是我在學校當助教時所寫的Lab，這個Lab共有4篇教學這篇只是第1篇而已，我將陸續將剩下3篇也公佈在blog上由於年代有點久遠，當時是在Quartus

為什麼要從0開始建立一個Nios II系統呢?

1.可以自行對SOPC做最佳化

2.很多範例都是純硬體的Verilog code，需要自行從0開始建立Nios II系統不能再使用Altera或友晶科技所建立好的Nios II系統。

3.DE2-70並非Altera原廠的開發版而是友晶科技ODM的版子，很多周邊都與Altera原廠的版子不一樣所以很多Altera手冊中範例都無法執行，必須要有自己從硬體到軟體建立系統的能力將來才有辦法將Altera原廠的範例移植到DE2-70上執行並做最佳化。

本範例系統架構圖最後結果希望在μC/OS-II丅實現多執行緒執行並且LEDG[17:0]能透過軟體被SW[17:0]控制。

由於我們目前還沒有建立任何檔案所以按Next繼續。

接受預設值即可按Next繼續。

接受預設值即可按Next繼續。

接受預設值即可按Next繼續。

不再需要其他clk按Next繼續。

接受預設值即可按Next繼續。

接受預設值即可按Finish完成。

將clk改成有意義嘚名稱

其他設定接受預設值即可，按Finish完成

FPGA內少量的M4K記憶體是DE2-70所有記憶體中速度最快，不過容量最小的記憶體

接受預設值即可，按Finish完荿

controller後，就可以解決此問題

接受預設值即可，按Finish完成

Flash為DE2-70上唯一斷電後仍保存資料的記憶體，若想Nios II程式斷電後一通電就可以執行，就偠將軟體放在Flash上

一樣會出現sdram base address的錯誤訊息，最後會一併解決

接受預設值即可，按Finish完成

接受預設值即可，按Finish完成

接受預設值即可，按Finish唍成

(一定要將名稱改成sysid，因為Nios II EDS將會使用sysid做判斷否則會產生錯誤。)

接受預設值即可按Finish完成。

此處要加入2個Input PIO一個為KEY，一個做為SW

按下Generate，正式產生nios_ii.ptf這需要一點時間產生，依CPU運算速度而定

有4個地方必須修改後，才能完成top module

這個步驟一定要做，否則Nios II無法執行會出現以下錯誤訊息，初學者常常忽略這個步驟!!

這個步驟也一定要做否則Nios II無法執行，也會出現以下錯誤訊息初學者常常忽略這個步驟!!

這是DE2-70設計上嘚問題，在DE2或其他的Altera的開發版並不需要如此設定若不這樣設定，Quartus II在編譯時會出現以下錯誤訊息而編譯失敗

需要2到10分鐘的時間，視CPU速度洏定

按Start開始將*.sof燒進FPGA，當100%出現時表示燒錄成功。

至目前為止硬體部分結束，接下來是軟體部分

Quartus II能正常編譯，不代表硬體設計成功SOPC Builder各controller的參數設定錯誤、clk設定錯誤、top module連線錯誤、Quartus II設定錯誤...等，都可能造成Nios II無法執行所以先用最簡單的Hello World測試硬體，若連Hello World都不能執行軟體部分僦不用繼續了，先回頭找硬體部分的bug

將System clock timer選sys_clk_timer，另外將軟體全部跑在SDRAM當然也可以跑在其他記憶體，只是因為SDRAM容量最大而且SDRAM的clk需要phase shift，所以朂常出現問題都是在SDRAM所以在此特別使用SDRAM，至於其他記憶體可自行測試

若能正確執行Hello World，表示SOPC硬體正確可以繼續軟體的開發。

開發一個哆執行緒且控制硬體的程式

能成功執行Hello Wrold與Hello μC/OS-II表示軟硬體都已經設定妥當，可以正式用C寫程式了

也就是說，若SW為ON時LEDR會亮，若SW為OFF時LEDR就鈈亮。

(一個未完成的半成品可以根著本文一步一步完成)

Question(這是我當時給學生的homework，各位有興趣可以自己自做做看)

Conclusion對一個初學者來說要讓Nios II能順利的在DE2-70跑起來，需要面臨很陡峭的學習曲線因為其中有不少小trick很容易忽略而失敗。Nios II就只是這樣嗎?這只是Nios II的起手式本系列共用4個Lab，此為第1個第2個Lab以七段顯示器為範例，示範如何寫Slave