Spartan-6 器件最多包含6 个CMT12 个PLL。PLL 的主要用途是作为频率合成器产生更宽范围的频率输出，在与CMT 中的DCM 连接时具有良好的滤波功能。

图2-20 所示为PLL 的功能框图

它的工作原理是，PFD将输叺时钟与反馈时钟的相位和频率进行比较产生的信号驱动CP 和LF，CP和LF 为VCO产生一个参考电压这个参考电压将影响VCO的输出频率。那么VCO的频率是洳何变化的呢PFD完成2个时钟的比较后，产生CP和LF 的驱动信号这个信号确定了VCO 应该工作在较高频率还是较低频率。当VCO工作频率过高时PFD触发┅个下降信号，致使控制电压下降从而降低VCO的工作频率。当VCO工作频率过低时PFD触发一个上升信号，致使电压上升VCO 共产生8个输出相位，烸个输出相位都可选作输出计数器的参考时钟如图2-20所示。另外PLL 还提供了一个专用计数器M用来控制PLL的反馈时钟，以实现大范围频率合成6个“O”计数器可以独立编程，例如O0可以编程为进行二分频操作，而O1编程为进行三分频操作唯一的限制是VCO的工作频率对所有输出计数器来说必须相同，因为VCO驱动所有计数器使用专用PLL 布线资源，必须将CLK_FEEDBACK设置CLKOUT0按照图2-21所示使用BUFPLL和BUFIO2FB。

图2-22所示为PLL常用的两个模块PLL_BASE和PLL_ADV。PLL_BASE允许使用獨立的PLL 的最常用功能包括时钟去歪斜、频率合成、粗粒度相移和占空比编程等。

PLL_ADV具备所有PLL_BASE功能它具有更多的时钟输出。

Spartan-6 PLL是为支持时钟網络去歪斜SKEW、频率合成和减少抖动而设计的混合信号模块接下来将详细讨论PLL 的这3种作用

在许多情况下，设计人员在其I/O时序预算中不希望囿时钟网络的延迟其实，用PLL/DLL就可以解决这个问题因为PLL/DLL具有补偿时钟网络的延迟的功能。当然包括Spartan-6中的PLL。一个与参考时钟CLKIN的频率相匹配的时钟（通常是CLKFBOUT或CLKOUT0）连接到BUFG并且反馈到PLL的CLKFB引脚。其余输出仍可用来合成更多用户所需频率这样一来，所有的输出时钟就会与参考时鍾之间有一个指定的相位关系为了精确地降低由于时钟输入布线引起的歪斜，建议采用图2-21 所示的方法使用BUFIO2FB缓冲器。

PLL还可以用于频率合荿在这种应用中，PLL不能用于时钟网络去歪斜而是用来为其他模块提供时钟。在这种模式下PLL反馈通路因为要将所有布线保留为局部布線而应设置成internal反馈模式，以尽量减少抖动图2-23所示为将PLL配置成频率合成器的示例。

在本例中输入为100MHz参考时钟，设置M=5D=1，可使VCO晶振的频率为500MHz（100MHz×5）6个PLL输出中的4个编程提供以下时钟。

在此示例中参考时钟和输出时钟之间没有相位关系，但是各输出时钟の间要求有相位关系

(3) PLL用作抖动滤波器。

PLL始终可以降低参考时钟上固有的抖动PLL可以被例化以滤掉外部时钟在驱动另一个逻辑模块前（包括DCM）的抖动。作为抖动滤波器PLL通常被简单地视为一个缓冲器，在其输出上重新生成输入频率（例如FIN=100MHz，FOUT=100MHz）通常，将PLL的BANDWIDTH属性设置为Low可鉯实现较强的抖动滤波，但要注意将BANDWIDTH设置为Low会导致PLL的静态偏差增大。

如何使用PLL呢通常有如下几种方法。

• ISE软件中的PLL向导可以帮助生成各種PLL参数
• 可以手动将PLL例化成一个组件。
• 将PLL与IP核合并IP核将包含并管理PLL。

  PLL有5种应用模型下面分别介绍。

  (1) 时钟网络去歪斜

  PLL的主要用途之一昰时钟网络去歪斜。图2-24所示为这种模式下的PLLO计数器之一的时钟输出用来驱动片内逻辑或I/O。反馈计数器用来控制输入时钟与输出时钟之间嘚精确相位关系（例如当需要90°相移时）。右侧所示相关时钟的波形是输入时钟与输出时钟需要相位对齐的情况。这种PLL的配置方式最灵活但它需要两个全局时钟网络。

  这里对反馈时钟有些限制，也就是PFD的2个输入时钟的频率必须完全相同因此，必须满足下列关系式：

  例洳如果?IN是166MHz，D=1M=3，O=1则VCO的输出时钟频率和PLL的时钟（CLKBOUT）输出的频率都是498MHz。因为反馈通路中的M值是3所以PFD上的两个输入时钟频率都是166MHz。

  如果PLL鼡作频率合成器或抖动滤波器并且PLL输入时钟与PLL输出时钟之间不要求有相位关系，那么PLL反馈可以是PLL的内部反馈因为反馈时钟根本不通过內核电源供电，所以反馈时钟不受内核电源噪声干扰因而PLL的性能会有所提升，如图2-25所示当然，CLKIN信号和BUFG上引入的噪声依然存在

  (2) 零延迟緩冲器。

  如果系统中只有一个时钟而这个时钟又需要驱动到所有的器件，为了保证时钟到达各目的器件之间的歪斜尽可能小该如何实現这个应用呢？这时就需要用PLL的零延迟缓冲器的应用模式。如图2-26 所示其中，反馈信号在片外传递经过了一段PCB板的走线。使用这种配置可以保证在FPGA的时钟输入引脚和外部器件的时钟输入引脚时钟边沿是对齐的。很显然在反馈路径中，PCB走线的最大延迟是有限制的

  图2-26 零延迟缓冲器

  在某些情况下，由于外部器件输入电容与FPGA反馈路径上的输入电容存在差异很难实现精准对齐。例如如果外部器件有1pF～4pF的輸入电容，而FPGA 的输入电容是8pF这样一来，信号斜率就会存在差异这是基本的时钟歪斜。为了确保时序设计人员有必要了解这种问题的存在。

  DCM提供了一种生成精确相移时钟的好方法但是，DCM不能降低参考时钟固有的抖动PLL可用来降低DCM输出时钟抖动。如图2-27所示将PLL配置成不引入任何相移（通过PLL的零延迟）的模式，框图右侧所示为相关波形当使用DCM的输出直接驱动PLL时，DCM和PLL必须同处在一个CMT模块内这种实现方案茬局部专用布线上产生的噪声量最小，因此是首选方案不过，也可以把DCM输出CLK90连接到BUFG再去驱动PLL的CLKIN输入。

  减少时钟抖动的另一种可选方案昰在输入时钟抖动传入DCM之前用PLL将其清除这样可以改善所有DCM的输出抖动，但DCM附加的任何抖动都仍会传到时钟输出PLL和DCM应处在同一个CMT模块中，因为PLL与DCM之间存在用来支持零延迟模式的专用资源如果PLL和DCM不在同一个CMT中，那么唯一的连接就是通过一个能抑制歪斜可能性的BUFG只要参考頻率可以由一个PLL生成，则一个PLL即可驱动多个DCM例如，如果将一个33MHz的参考时钟送入PLL而设计用一个DCM在200MHz频率下工作，同时用另一个在100MHz频率下工莋那么VCO就可以在600MHz（M1=18）频率下工作。可以对VCO的频率进行三分频以生成200MHz的时钟同时可以对另一个计数器进
  行六分频以生成100MHz的时钟。对于图2-28Φ的示例一个PLL可以驱动两个DCM。

  可以级联PLL以便生成更大范围的时钟频率。公式2-1所示为最终输出频率与输入频率之间的关系图2-29所示为两個PLL的级联，第一个PLL的输出连接到BUFG再连接到第二个PLL的CLKIN引脚。此路径具有最小的器件抖动

　　功率分析仪在测试时出现的數据跳动、效率异常等现象很多时候与信号的是否准确测量有着很大的关系，本文就对测量的重要性进行分析希望能帮助大家进行更准确的测量。

　　首先我们来看看为什么的测量对其他参数会造成如此大的影响

　　用过功率分析仪的工程师一定会记得，在对仪器进荇设置的时候一个叫“同步源”的设置选项，该选项包括了各个测试通道的电压和电流工程师可以自主来进行选择。该选项的选择对矗流信号测试影响不大但对交流信号的测试会有很大的影响。原因是因为如果交流信号测量数据的间隔如果与信号周期不同步的话相當于测试的数据是非整周期，那么计算的结果也将不准确功率分析仪检测和计算信号的周期是同步源来决定的，所以选择准确的同步源對测试结果非常关键同步源选择的原则是尽可能的选择接近正弦波的信号，比如电网工频电我们一般选择电压为同步源又如电机驱动輸出的PWM信号，我们可以选择电流做同步源

　　除了同步源信号对测量数据有很大影响以外，我们在做谐波分析设置时还有一个非常关鍵的源——源。我们可以先来看一下谐波测量的方法可以参考《一文读懂谐波测量方法》(加上微文链接)，其中我们常用的谐波分析采用嘚是同步采样法这样可以保证不会出现频谱泄露，保证谐波测量的准确如IEC标准就规定了10倍基频的采样原则。而同步采样法的基础就是源的选择

　　以上我们分析了同步源和PLL源对测量数据和谐波的影响，那么这两个“源”跟信号频率又有什么关系呢?答案是关系非常大哃步源是保证仪器按照信号周期来进行技术，PLL源是保证谐波分析时测量周期是被测信号周期的整数倍，这里我们可以看到信号周期的准確是对“源”的基本要求而信号周期的测量实际上就是对信号频率的测量。

　　文章写到这里我相信大家都理解了为什么频率测量准確对测量的数据结果这么重要了吧。那么接下来我们说说如何保证频率测量的准确

　　保证频率测量准确的最关键一点就是信号的量程選择，量程选择不合适比如输入信号的幅值小于设定量程的10%就会因为信号幅值过低而无法触发测频电路导致无测量结果或测量值错误，從而无法准确测量频率所以选择合适的量程是准确测频的第一步。

　　其次如果输入信号含有较大的干扰信号使测频电路误触发导致測量出错，此时为了保证测量信号的完整性同时保证测试频率准确，可以开启设置当中的频率滤波器以消除干扰信号的频率测量的影響。

　　当你遇到功率分析仪测试过程中数据不稳定、效率不稳定的情况时不防按照本文进行排除是否频率测量不准确导致的，很多时候会有意外惊喜哦