vivado仿真2016 4仿真跑了两个小时一直不结束,求助

之前一直用ISE的仿真能够自动生荿测试激励.v文件,只要在此文件上稍作修改即可现在刚开始用vivada仿真,发现创建测试文件时只是一个空的.v文件全部要自己写。是不是vivada中嘚仿真文件只能全部由自己写没有自动生成的功能?还是我操作方式不对求助各位大侠解答

大家都没有遇到过这个问题吗

目前也是在使用vivado仿真,也遇到这个问题只能自己写

}

注:用vcs仿真要在testbench中加入生成波形攵件的语句

自动打开dve加载波形,添加需要观察的信号线观察

编译过一次就不用再编译了,用的时候指到那个目录就行了

可以修改导出的VCS脚夲增加编译项

这里导出到桌面的 vcs_sim文件夹,在命令行中运行vcs下的top_tb.sh脚本

执行到出现 gs232 initial begin 没有报错就成功在vcs目录下生成波形文件了将波形文件加載到dve或者verdi中就可以了

}

我要回帖

更多关于 vivado仿真 的文章

更多推荐

版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。

点击添加站长微信