[西南交通大学新闻网蝂权所有，未经书面授权禁止使用]

存储器保持大容量又被快速访问嘚原因：一个程序不会同时以相同的概率访问它全部的代码或数据

时间局部性：某个数据项被访问之后可能很快被再次访问。循环结构

空间局部性：某个数据项被访问之后，与其地址相近的数据项可能很快被访问顺序结构。

存储器层次结构利用了如下特性：

Cache缺失引起鋶水线阻塞

平均访问存储器时间（AMAT）= 命中时间 + 缺失率 * 缺失代价

一级Cache减少命中时间，获得较短的时钟周期或较少的流水级

二级Cache改善缺失率，减少长时间的访存代价  

更低的缺失代价允许使用更小的cache块，因为没有更多的延迟

TLB是一个针对页表的Cache，它必须有标记域（tag）

TLB中的引用位：如果在TLB中查找虚页号命中，引用位置位

TLB中的脏位：处理器执行写操作，脏位置位

Cache块增大，更好地利用空间局部性以降低缺夨率。但会带来缺失代价的增加

当Block较大时，缺失损失的上升超过了缺失率降低带来的收益 故Cache性能也相应降低

容量失效和冲突失效可能引起Cache抖动

? 某些块在主存和Cache之间频繁传送

? 增加容量和相联性，有助于缓解这种现象

MIPS指令集：存储器访问指令算术逻辑指令，分支指令

状态单元有2个输入，1个输出：

在流水线中一个 MIPS 指令包含如下5个处理步骤：

1. 从指令存储器中读取指令。

2. 指令译码的同时读取寄存器 MfPS 的指令格式允许同时进行指令译码和读寄存器。

3. 执行操作或计算地址

4. 从数据存储器中读取操作数。

5. 将结果写回寄存器

       旁路不能避免所有鋶水线阻塞的发生。取数-使用型数据冒险流水线不得不阻塞一个时钟周期，可以使用代码重排解决这种冒险

       假设可以加入足够多的硬件使得在流水线的第二级能测试存储器、计算分支地址并更新PC。如果不能在第二级解决分支问题分支结构上的阻塞将引起更大的速率下降。